深入解析μDMA控制器：嵌入式系统高效数据搬运的核心机制与实践

1. μDMA控制器嵌入式系统效率的“隐形引擎”在嵌入式系统开发中尤其是面对高速数据采集、实时通信或图形刷新这类任务时一个核心矛盾总是挥之不去CPU的算力是宝贵的但大量时间却被耗费在简单、重复的数据搬运上。想象一下你的主控芯片就像一个忙碌的餐厅经理他不仅要制定菜单执行核心算法、招呼客人处理用户交互还得亲自一趟趟地从后厨把菜端到每一张桌子上搬运数据。这种模式效率低下经理很快就会筋疲力尽餐厅的翻台率系统吞吐量也高不起来。μDMAMicro Direct Memory Access微直接内存访问控制器就是为了解决这个矛盾而生的“专职传菜员”。它是一块独立的硬件模块一旦被CPU“经理”安排好任务配置好源地址、目标地址、数据量就能在后台自动、高效地完成数据在内存与外设之间或者内存不同区域之间的搬运工作。在此期间CPU得以解放可以继续处理其他更复杂的计算任务从而实现真正的并行处理。在Tiva™ C系列微控制器尤其是像TM4C1294NCPDT这样的高性能型号中μDMA模块是其提升整体性能的关键特性。它不仅仅是“有DMA功能”其“μ”前缀往往意味着更精细的控制粒度、更灵活的通道管理和更低的功耗设计。理解并熟练运用μDMA是从嵌入式新手迈向能驾驭复杂、高效系统开发者的重要一步。无论你是在做音频流处理、图像传感器数据采集还是多路串口通信μDMA都能让你的系统跑得更快、更流畅。2. μDMA核心工作机制深度剖析要驾驭μDMA不能只停留在“配置寄存器”的层面必须深入理解其内部的工作逻辑和设计哲学。这就像开车知道油门和刹车在哪是基础但了解发动机的扭矩曲线和变速箱的换挡逻辑才能开得又快又稳。2.1 通道、优先级与请求仲裁谁先“上菜”μDMA控制器内部包含多个独立的通道Channel每个通道可以分配给一个特定的外设如UART、ADC、SPI或用于软件触发的内存搬运。当多个外设同时需要传输数据时就产生了“谁先谁后”的问题。通道优先级是解决冲突的第一道关卡。每个通道可以被设置为默认优先级Default或高优先级High。当多个通道的请求同时有效时高优先级通道总是优先得到服务。这里有一个关键细节优先级仅在仲裁时刻起作用。μDMA控制器并非一直比较所有通道它采用“固定优先级仲裁”机制。当一个通道的传输正在进行时控制器会完成当前仲裁大小ARBSIZE所规定的一批数据传输后才会重新进行一轮仲裁看看当前所有已发出请求的通道中谁的优先级最高然后服务它。这就引出了输入材料中一个非常重要的场景请求堆积与丢失。假设一个高优先级的外设通道正在传输数据在此期间该外设又连续产生了两次新的DMA请求。由于第一次请求正在被服务第二次请求会被排队等待。但是如果在该通道完成第一次服务、重新仲裁并开始服务第二次请求之前该外设又产生了第三次请求那么这第三次请求将会丢失。因为μDMA的请求缓冲区对于每个通道通常很浅可能只保留一个待处理的请求。这个机制要求开发者在设计时必须考虑外设的数据产生速率与DMA服务速率是否匹配。对于高速数据流必须确保DMA通道的吞吐量由仲裁大小和总线带宽决定大于数据产生速率或者使用乒乓缓冲等机制来避免数据溢出。软件请求则提供了一种由程序主动发起DMA传输的能力。通过写DMASWREQ寄存器的对应位可以触发一次传输。这里有一个易混淆点软件请求可以使用任何未被外设占用的通道包括那些标定为“外设专用”的通道。但是中断向量归属取决于通道的原始设计。如果你使用一个UART的RX通道例如通道8来发起软件请求的DMA传输那么当传输完成时产生的中断将是UART的中断而不是μDMA软件通道的中断中断号44。因此在软件请求场景下需要去相应的外设中断状态寄存器中查询完成标志或者使能对应的外设DMA完成中断。专用的软件通道如通道30则没有这个“困扰”它的完成中断固定来自μDMA软件中断向量。2.2 传输模式四种核心工作逻辑μDMA提供了几种传输模式理解它们的区别是进行高效编程的关键。控制字DMACHCTL中的XFERMODE字段决定了模式。停止模式Stop, 0x0这是通道的默认或空闲状态。配置完成后在启动前或传输完成后通道会回到此模式。基本模式Basic, 0x1**“一次请求一次服务”**模式。外设每产生一次请求信号例如UART接收FIFO达到触发水平μDMA控制器就执行一次传输传输的数据量等于ARBSIZE字段指定的数量1, 2, 4, 8…个数据项。这是最直观的模式适用于请求频率不高、或需要严格按外设节奏传输的场景。自动请求模式Auto-Request, 0x2“一次请求全部搬完”模式。只需要一个初始请求来自软件或外设μDMA控制器就会自动地、连续地将XFERSIZE指定的所有数据项全部传输完毕期间不再需要外设或软件发出后续请求。这是内存到内存传输的典型模式因为内存不会主动“请求”。在配置外设发送时如果外设FIFO足够深也可以使用此模式让DMA一次性填满FIFO。乒乓模式Ping-Pong, 0x3“双缓冲无缝切换”模式。这是实现连续无丢失数据流的核心。该模式需要配置主Primary和备Alternate两套控制结构分别指向两个缓冲区例如Buffer A和Buffer B。控制器首先使用主控制结构向Buffer A传输数据。当Buffer A填满完成XFERSIZE个数据项后控制器自动切换到备控制结构开始向Buffer B传输数据同时将主控制结构的模式字段置为Stop并触发一个中断通常是关联外设的中断。在中断服务程序ISR中开发者处理Buffer A中的数据并重新配置或复位主控制结构使其准备好下一次传输。如此循环往复实现数据处理与数据采集的并行。输入材料中的外设乒乓接收示例正是这种模式的经典应用。2.3 控制结构μDMA的“任务清单”这是μDMA编程中最核心的数据结构。它不是CPU直接操作的寄存器而是一块由开发者在系统内存中定义、并告知μDMA控制器基地址的表格。每个通道在这个表格中占有一席之地包含三个关键元素源地址结束指针DMASRCENDP注意是“结束”指针且是包含性的inclusive。如果源地址是递增的SRCINC非3这个值应设置为源缓冲区起始地址 (传输总字节数 - 数据项大小)。例如从地址0x2000.0000开始传输256个32位字4字节/字数据项大小SRCSIZE为字2地址递增也为字2。总字节数为 256 * 4 1024字节。结束指针 0x2000.0000 1024 - 4 0x2000.03FC。如果地址不递增如指向外设数据寄存器则直接填入该寄存器的地址。目标地址结束指针DMADSTENDP计算方式同源地址结束指针。通道控制字DMACHCTL这是一个位段丰富的寄存器定义了传输的“规则”DSTINC/SRCINC目标/源地址递增模式。必须大于等于对应的数据大小DSTSIZE/SRCSIZE。例如传输32位数据SIZE2递增模式至少要为2字递增也可以为3不递增。DSTSIZE/SRCSIZE目标/源数据项大小。两者必须相等。这是硬性规定因为DMA是在两个位置间搬运数据数据宽度必须一致。ARBSIZE仲裁大小。它定义了μDMA控制器在每次获得总线权限后连续传输多少个数据项然后释放总线、重新仲裁。设置较大的值如8、16可以提高总线利用率和传输效率减少仲裁开销但会延长其他低优先级通道的等待时间。需要根据系统实时性要求权衡。XFERSIZE传输大小。这是要传输的数据项数量减1。要传输N个数据项此处填N-1。最大支持1024项。XFERMODE如前所述的传输模式。关键理解控制结构存在于系统内存中由CPU初始化。但一旦DMA传输开始μDMA控制器会动态修改这些字段。最典型的是XFERSIZE它会随着传输的进行递减实时反映剩余待传输的数据项数。XFERMODE在传输完成后会被清零置为Stop。因此在乒乓模式下ISR中需要通过检查XFERMODE是否为0来判断哪个缓冲区已满并在处理数据后必须重新初始化该控制结构特别是XFERSIZE和XFERMODE才能让通道准备好下一次传输。3. Tiva™ μDMA实战配置详解理论之后我们进入实战环节。我将基于TM4C1294NCPDT的驱动库TivaWare和输入材料中的寄存器描述拆解三个典型场景的配置流程、代码实现及背后的思考。使用驱动库可以简化寄存器操作但理解其封装的底层逻辑至关重要。3.1 场景一高效的内存到内存搬运这是最基础的场景常用于初始化大块内存、数据备份或算法处理前的数据重组。3.1.1 设计思路与配置步骤内存到内存传输没有外设请求因此必须使用自动请求Auto-Request模式。我们通常使用专用的软件通道如通道30以避免占用可能被外设使用的通道。模块初始化这是系统上电后的一次性操作。// 1. 使能μDMA模块时钟在系统控制模块中 SysCtlPeripheralEnable(SYSCTL_PERIPH_UDMA); // 等待时钟稳定非必须但建议 while(!SysCtlPeripheralReady(SYSCTL_PERIPH_UDMA)) {} // 2. 使能μDMA控制器 uDMAEnable(); // 3. 设置通道控制表基址。该表必须在1024字节边界对齐。 // TivaWare提供了一个对齐的全局数组 uDMAChannelControl uDMAChannelControlSet(uDMAChannelControl, uDMA_CHANNEL_30, ...); // 此函数内部会设置基址 // 更底层的寄存器操作是HWREG(UDMA_CTLBASE) (uint32_t)uDMAChannelControl;通道属性配置配置通道30的优先级、选择主控制结构等。// 设置通道为默认优先级也可设为高优先级 uDMAChannelPrioritySet(UDMA_CHANNEL_SW, UDMA_PRIORITY_DEFAULT); // 选择主控制结构 uDMAChannelSelectDefault(UDMA_CHANNEL_SW); // 清除对应ALT位 // 允许响应单次和突发请求对软件请求通常无影响但建议设置 uDMAChannelAttributeDisable(UDMA_CHANNEL_SW, UDMA_ATTR_USEBURST); // 解除通道请求掩码允许请求 uDMAChannelAttributeDisable(UDMA_CHANNEL_SW, UDMA_ATTR_REQMASK);填充控制结构这是核心告诉DMA搬什么、搬到哪里、怎么搬。// 定义源和目标缓冲区确保地址对齐 uint32_t srcBuffer[256]; // 源256个32位字 uint32_t dstBuffer[256]; // 目标 // ... 填充srcBuffer数据 ... // 设置传输控制参数 uDMAChannelControlSet(UDMA_CHANNEL_SW | UDMA_PRI_SELECT, // 通道30主结构 UDMA_SIZE_32, // 数据大小32位 UDMA_SIZE_32, // 数据大小32位 UDMA_ARB_8, // 仲裁大小传输8个数据项后重新仲裁 256); // 传输数量256项 // 设置源和目标地址 uDMAChannelTransferSet(UDMA_CHANNEL_SW | UDMA_PRI_SELECT, UDMA_MODE_AUTO, // 自动请求模式 srcBuffer, // 源起始地址 dstBuffer, // 目标起始地址 256); // 传输项数库函数内部会计算结束地址注意uDMAChannelTransferSet函数内部会根据传输数量和数据大小自动计算出正确的结束指针地址起始地址 (数量-1)*大小并写入控制结构。这是库函数带来的便利。启动传输// 使能通道 uDMAChannelEnable(UDMA_CHANNEL_SW); // 发起软件请求 uDMAChannelRequest(UDMA_CHANNEL_SW);传输开始后CPU可以立即去执行其他任务。传输完成后如果使能了μDMA软件通道中断中断号44会进入中断服务程序。查询传输状态可选轮询方式while(uDMAChannelIsEnabled(UDMA_CHANNEL_SW)) { // 等待传输完成 } // 或者检查控制结构中的模式字段 // if((uDMAChannelControlGet(UDMA_CHANNEL_SW) UDMA_MODE_MASK) UDMA_MODE_STOP) ...3.2 场景二外设发送如UART TX的DMA驱动此场景下外设发送FIFO有空闲作为请求者触发DMA从内存缓冲区读取数据并写入外设数据寄存器。3.2.1 设计思路与配置步骤我们以UART1发送假设映射到μDMA通道7为例发送64字节数据。外设FIFO触发水平为4即FIFO空余4字节时请求DMA。外设与DMA时钟初始化SysCtlPeripheralEnable(SYSCTL_PERIPH_UART1); SysCtlPeripheralEnable(SYSCTL_PERIPH_UDMA); // 配置UART引脚、波特率等... UARTConfigSetExpClk(UART1_BASE, SysCtlClockGet(), 115200, UART_CONFIG_WLEN_8 | UART_CONFIG_STOP_ONE | UART_CONFIG_PAR_NONE);配置UART使用DMA发送// 使能UART的DMA发送功能 UARTDMAEnable(UART1_BASE, UART_DMA_TX); // 设置UART发送DMA触发条件当TX FIFO有空闲时请求 // 具体触发水平可能由硬件固定或通过类似UARTFIFOLevelSet函数配置配置μDMA通道属性通道7uDMAChannelAssign(UDMA_CHANNEL_UART1_TX); // 将通道7分配给UART1 TX uDMAChannelPrioritySet(UDMA_CHANNEL_UART1_TX, UDMA_PRIORITY_DEFAULT); uDMAChannelSelectDefault(UDMA_CHANNEL_UART1_TX); uDMAChannelAttributeDisable(UDMA_CHANNEL_UART1_TX, UDMA_ATTR_USEBURST); // 允许单次和突发 uDMAChannelAttributeDisable(UDMA_CHANNEL_UART1_TX, UDMA_ATTR_REQMASK);填充控制结构uint8_t txBuffer[64]; // ... 填充要发送的数据 ... // 关键配置目标地址不递增始终指向UART数据寄存器数据大小为8位 uDMAChannelControlSet(UDMA_CHANNEL_UART1_TX | UDMA_PRI_SELECT, UDMA_SIZE_8, // 源数据大小8位 UDMA_DST_INC_NONE, // 目标地址不递增 UDMA_ARB_4, // 仲裁大小4匹配FIFO触发水平 64); // 传输64字节 uDMAChannelTransferSet(UDMA_CHANNEL_UART1_TX | UDMA_PRI_SELECT, UDMA_MODE_BASIC, // 基本模式外设请求一次传输一批ARBSIZE个 txBuffer, // 源内存缓冲区 (void*)(UART1_BASE UART_O_DR), // 目标UART数据寄存器地址 64);为什么用基本模式Basic因为UART发送速度相对较慢由硬件根据FIFO空闲情况主动发出请求更为合理。当FIFO有空闲时UART请求DMADMA传输ARBSIZE这里为4个字节到FIFO然后停止等待下一次请求。这实现了流量匹配避免DMA过快搬空缓冲区而UART来不及发送。启动传输uDMAChannelEnable(UDMA_CHANNEL_UART1_TX); // 注意这里不需要软件请求使能通道后DMA即处于等待状态。 // 当UART TX FIFO有空闲硬件会自动发出请求DMA开始传输。传输完成后UART模块可能会产生一个发送完成中断如果使能可以在该中断中处理后续逻辑如关闭DMA通道、通知任务等。3.3 场景三外设连续接收与乒乓缓冲这是最复杂也最体现μDMA价值的场景用于处理连续不断的数据流如ADC高速采样、全双工串口通信等。目标是实现“数据搬运”与“数据处理”在时间上的重叠。3.3.1 设计思路与配置步骤以UART1接收通道8为例使用两个64字节的缓冲区Ping和Pong进行乒乓操作。初始化与通道属性配置类似发送但通道是RXuDMAChannelAssign(UDMA_CHANNEL_UART1_RX); uDMAChannelPrioritySet(UDMA_CHANNEL_UART1_RX, UDMA_PRIORITY_HIGH); // 接收通常设高优先级 uDMAChannelAttributeDisable(UDMA_CHANNEL_UART1_RX, UDMA_ATTR_USEBURST); uDMAChannelAttributeDisable(UDMA_CHANNEL_UART1_RX, UDMA_ATTR_REQMASK);配置乒乓模式控制结构 这是与之前模式最大的不同需要配置主Primary和备Alternate两套结构。uint8_t pingBuffer[64], pongBuffer[64]; // 配置主控制结构指向Ping缓冲区 uDMAChannelControlSet(UDMA_CHANNEL_UART1_RX | UDMA_PRI_SELECT, UDMA_SRC_INC_NONE, // 源(UART数据寄存器)地址不递增 UDMA_SIZE_8, // 目标数据大小 UDMA_ARB_8, // 仲裁大小8匹配RX FIFO触发水平 64); uDMAChannelTransferSet(UDMA_CHANNEL_UART1_RX | UDMA_PRI_SELECT, UDMA_MODE_PINGPONG, // 乒乓模式 (void*)(UART1_BASE UART_O_DR), // 源固定 pingBuffer, // 目标Ping缓冲区 64); // 配置备控制结构指向Pong缓冲区 uDMAChannelControlSet(UDMA_CHANNEL_UART1_RX | UDMA_ALT_SELECT, UDMA_SRC_INC_NONE, UDMA_SIZE_8, UDMA_ARB_8, 64); uDMAChannelTransferSet(UDMA_CHANNEL_UART1_RX | UDMA_ALT_SELECT, UDMA_MODE_PINGPONG, // 同样是乒乓模式 (void*)(UART1_BASE UART_O_DR), pongBuffer, // 目标Pong缓冲区 64);核心机制当主结构指向的Ping缓冲区填满64字节后μDMA自动切换至备结构开始向Pong缓冲区填充数据同时将主结构的XFERMODE字段硬件自动清零设为Stop并触发UART的DMA接收完成中断。配置并使能UART接收中断// 使能UART接收中断通常是接收完成或DMA完成中断 UARTIntEnable(UART1_BASE, UART_INT_DMARX); // 假设是DMA接收完成中断 IntEnable(INT_UART1); // 使能UART1总中断使能DMA通道uDMAChannelEnable(UDMA_CHANNEL_UART1_RX); // 同样无需软件请求硬件自动开始编写中断服务程序ISRvoid UART1_IRQHandler(void) { uint32_t status UARTIntStatus(UART1_BASE, true); UARTIntClear(UART1_BASE, status); // 清除中断标志 if(status UART_INT_DMARX) { // 检查是哪个缓冲区满了 uint32_t ctrlWordPri uDMAChannelControlGet(UDMA_CHANNEL_UART1_RX | UDMA_PRI_SELECT); uint32_t ctrlWordAlt uDMAChannelControlGet(UDMA_CHANNEL_UART1_RX | UDMA_ALT_SELECT); // 判断哪个控制结构的模式字被硬件清为了Stop if((ctrlWordPri UDMA_MODE_MASK) UDMA_MODE_STOP) { // Ping缓冲区主结构已满 processBuffer(pingBuffer, 64); // 处理数据 // 关键重新配置主控制结构使其恢复Ping-Pong模式准备下次接收 uDMAChannelControlSet(UDMA_CHANNEL_UART1_RX | UDMA_PRI_SELECT, UDMA_SRC_INC_NONE, UDMA_SIZE_8, UDMA_ARB_8, 64); uDMAChannelTransferSet(UDMA_CHANNEL_UART1_RX | UDMA_PRI_SELECT, UDMA_MODE_PINGPONG, (void*)(UART1_BASE UART_O_DR), pingBuffer, 64); } if((ctrlWordAlt UDMA_MODE_MASK) UDMA_MODE_STOP) { // Pong缓冲区备结构已满 processBuffer(pongBuffer, 64); // 重新配置备控制结构 uDMAChannelControlSet(UDMA_CHANNEL_UART1_RX | UDMA_ALT_SELECT, UDMA_SRC_INC_NONE, UDMA_SIZE_8, UDMA_ARB_8, 64); uDMAChannelTransferSet(UDMA_CHANNEL_UART1_RX | UDMA_ALT_SELECT, UDMA_MODE_PINGPONG, (void*)(UART1_BASE UART_O_DR), pongBuffer, 64); } } }这就是乒乓模式的精髓ISR处理已满缓冲区的数据同时μDMA硬件正在向另一个缓冲区填充新数据。处理完后ISR立即重置已满缓冲区的控制结构使其重新加入“乒乓”循环。只要数据处理速度大于等于数据产生速度就能实现零丢失的连续数据流。4. 避坑指南与高级技巧在实际项目中仅仅按照手册配置常常会遇到各种诡异问题。下面是我在多年使用Tiva™ μDMA过程中总结的一些“坑”和应对技巧。4.1 常见问题排查清单当你发现DMA传输没有发生、数据错误或中断不触发时可以按照以下清单逐项排查问题现象可能原因排查步骤与解决方法传输完全没启动1. μDMA模块时钟未使能。2. 通道未使能DMAENASET。3. 通道被掩码DMAREQMASK位为1。4. 控制结构基址未设置或未对齐。5. 软件请求时未写DMASWREQ寄存器。1. 确认调用SysCtlPeripheralEnable(SYSCTL_PERIPH_UDMA)并等待就绪。2. 确认调用uDMAChannelEnable。3. 确认uDMAChannelAttributeDisable(channel, UDMA_ATTR_REQMASK)。4. 检查DMACTLBASE寄存器值或确认使用了库的初始化函数。基址必须1024字节对齐5. 确认调用了uDMAChannelRequest。传输中途停止/数据不全1. 总线错误访问非法地址或保护错误。2. 外设请求信号异常。3. 控制结构XFERSIZE计算错误。4. 在乒乓模式下ISR未正确重置控制结构。1. 检查μDMA错误中断中断号45是否触发。检查DMAERRCLR寄存器。确保源/目标地址有效且对齐。2. 用逻辑分析仪或调试器查看外设的DMA请求信号线。3. 复核XFERSIZE 传输项数 - 1。4. 在ISR中检查并重置已满缓冲区的控制结构确保XFERMODE新设为Ping-PongXFERSIZE重置。数据错位或损坏1. 源/目标地址结束指针计算错误。2.SRCINC/DSTINC与SRCSIZE/DSTSIZE不匹配。3. 缓冲区地址未按数据大小对齐。4. 仲裁大小ARBSIZE大于外设FIFO深度导致溢出。1. 使用库函数uDMAChannelTransferSet可避免计算错误。若手动计算牢记公式EndPtr StartAddr (XFERSIZE1 - 1) * DataSize。2. 确保INCSIZE。例如32位数据INC至少为2字递增。3. 确保uint32_t数组地址4字节对齐uint16_t数组2字节对齐。4. 设置ARBSIZE小于等于外设FIFO的触发水平或可用空间。中断不触发1. 外设的DMA完成中断未使能。2. 中断向量配置错误软件请求用了外设通道却去查μDMA软件中断。3. 中断标志未清除。4. 乒乓模式控制结构模式字未正确读取。1. 确认使能了外设的DMA传输完成中断如UARTDMAEnable和UARTIntEnable。2. 软件请求使用外设通道时中断来自外设使用专用软件通道时中断来自μDMA软件中断44。3. 在ISR入口及时清除外设和μDMA的中断标志。4. 在乒乓模式ISR中应读取控制字判断而非查询通道使能状态。4.2 性能优化与实战技巧对齐是王道无论是控制表基址1024字节对齐还是数据缓冲区地址按数据大小对齐严格遵守对齐要求能避免硬件错误有时还能提升总线访问效率。使用编译器指令如__attribute__((aligned(1024)))或动态内存对齐分配来确保。仲裁大小ARBSIZE的权衡增大ARBSIZE可以减少总线仲裁次数提高连续传输效率适合大数据块搬运。但会增大单次占用总线的时间影响系统实时性。对于实时响应要求高的系统或者多个DMA通道竞争激烈时可以适当调小此值。一个经验法则是将其设置为外设FIFO触发水平的整数倍。合理使用高优先级将最实时、最不能容忍延迟的数据通道如高速ADC采样、麦克风输入设置为高优先级。对于后台搬运任务如内存初始化、显示缓存更新使用默认优先级。通道重映射的妙用DMACHMAPn寄存器允许你将外设功能映射到不同的物理通道。这在你需要调整通道优先级或者某个物理通道损坏时非常有用。例如你可以将UART1 RX从默认通道映射到一个更高优先级的空闲通道上。调试利器观察控制结构在调试器如Keil, IAR的内存窗口中直接查看你设置的通道控制表所在的内存区域。你可以实时看到XFERSIZE字段在递减XFERMODE在传输完成后被清零。这是判断DMA是否在工作的最直接证据。内存屏障Memory Barrier的使用在配置DMA控制结构特别是位于内存中的控制表和启动DMA之间有时需要插入内存屏障指令如__DSB()确保所有配置写入内存的操作对DMA控制器可见之后再触发DMA请求。这在一些高主频或多核的Cortex-M芯片上尤为重要Tiva™系列通常不需要但养成好习惯可以避免未来移植时的诡异问题。功耗考量DMA传输期间相关的外设和内存总线模块会保持活动状态。在低功耗应用中完成DMA传输后如果没有其他任务应及时禁用DMA通道甚至整个μDMA模块时钟以降低功耗。