一文详解信号完整性（3）--规避SI问题的具体实现方法

一、统一的受控阻抗确保信号线及其返回路径具有统一的受控阻抗在线路传输过程中如果信号遇到线路阻抗的变化或不均匀就会受到反射导致振铃和信号失真。信号上升时间越快不受控制的线路阻抗变化引起的信号失真就越大。1、确保均匀的传输线阻抗设计时应确保信号传输线迹线及其返回路径通常是地平面或电源平面在整个传输过程中具有统一的阻抗。这通常意味着信号线宽度、厚度以及与参考平面的距离在整个PCB中保持一致。信号线和返回路径应该设计成一种特定的传输线类型如微带线或带状线它们具有特定的阻抗特性。2、端接匹配在信号源端和接收端使用适当的端接电阻以匹配信号线的特性阻抗。这有助于减少由于阻抗不匹配引起的反射。3、统一参考平面将信号返回路径作为靠近信号层放置的统一平面走线不要存在跨分割的问题。二、避免阻抗不连续信号在传输过程中遇到阻抗不连续它将遭受反射从而导致振铃和信号失真。以下几种情况会引起阻抗不连续1、当信号在其路径中遇到过孔时所以高速信号设计时能少打孔就少打孔通过使用更小的微孔和HDIPCB技术最大限度地减少由过孔和过孔短线引起的不连续性的影响;2、当信号分支成两条或多条线时在PCB设计中减少信号线分支跟踪的长度特别是在信号源和负载之间通常是指信号线在分支时产生的额外长度这些分支可以是信号线到过孔、连接器或器件引脚的直接连接。当在多个地方使用信号时应当以菊花链方式而不是多点分支方式进行布线。3、走线直角或锐角避免复杂的走线路径和急剧的弯曲这可能会引起阻抗的不连续性。尽量使用直线和平滑的曲线。4、连接器引脚或接触点连接器引脚或接触点材料或宽度与走线不同通常具有不同于PCB传输线的阻抗特性导致阻抗不连续在连接器处信号线尽可能短信号返回路径尽可能宽;三、降低走线串扰降低高速PCB信号走线的串扰是确保信号完整性的重要方面。串扰是指一个信号线中的信号通过电磁场耦合到相邻信号线上产生不希望的噪声。高频率信号更容易与邻近的信号线产生电磁耦合导致串扰造成信号质量下降一般采用以下措施进行优化1、增加走线间距增加信号线之间的距离可以减少相邻走线之间的电容和电感耦合从而降低串扰一般建议3W的走线间距;2、使用地线隔离在信号线之间放置地线或地平面可以提供一个低阻抗的返回路径有助于减少串扰。3、差分信号使用差分信号传输可以显著降低串扰的影响因为差分对的信号变化产生的磁场会相互抵消。4、使用屏蔽对敏感信号线使用屏蔽或在信号线周围布置屏蔽层可以减少外部电磁场的影响。5、优化层叠设计在多层PCB设计中将信号线放在内部层并在其两侧放置地平面可以提供屏蔽并降低串扰。6、控制走线并行长度保持信号走线尽可能短减少信号线之间的并行长度包括相邻信号层可以降低串扰。四、信号衰减与信号延时- 信号衰减信号衰减是指信号在PCB线路上传输时由于某些因素导致信号强度逐渐降低的现象。这是由于导电迹线电阻(由于集肤效应而在较高频率下会增加和介电材料耗散因数 Dfß|起的损耗。这两种损耗都随着频率的增加而增加因此信号的高频分量比低频分量遭受更大的衰减这会导致信号带宽降低进而导致信号上升时间增加导致信号失真并且过多的信号上升时间增加会导致数据检测错误。这种衰减会随着信号频率的增加而变得更加显著因此高频信号更容易受到这些衰减因素的影响。当信号衰减是一个重要的考虑因素时必须选择正确类型的低损耗高速材料并适当控制走线几何形状以最大限度地减少信号损失。- 信号延时信号在PCB上的传输不是瞬间完成的而是需要一定的时间这个时间称为传播延迟。传播延迟的大小取决于信号线的长度和信号在PCB材料中的传播速度这种延迟对信号的完整性有重要影响。在复杂的电路中如果有多个数据信号和时钟信号它们需要同步到达接收器。如果这些信号的传播延迟不匹配它们将不会同时到达接收器从而导致信号偏移。1、等长处理为了减少信号偏移和采样错误可以通过信号延迟匹配技术来确保一组信号线中的信号同时到达接收器。这通常涉及到调整信号线的走线长度使得它们具有相同的传播延迟。2、优化PCB层叠和布线通过优化PCB的层叠结构和布线策略可以提高信号的传播速度从而减少传播延迟。信号传播速度vC/sqrt(ξr)五、叠层设计/电源与GND的设计叠层设计/电源与GND的设计针对供电的路径设计一般主要是针对以下要求做考量1、阻抗最小化设计低阻抗的电源路径减少电压降和噪声。2、走线宽度确保走线宽度适合承载预期电流避免过热。3、平面连续性保持电源和地平面的连续性减少阻抗。4、过孔布局合理布局过孔减少其对信号的干扰和增加的电感。5、层间互连使用足够数量的层间互连如过孔和通孔以提高连接的稳定性。6、走线长度尽量缩短电源走线长度减少路径阻抗和电压降。1、叠层设计在PCB的EMC设计中叠层设计是关键环节需考虑布线与电源分割。●为确保电源平面的低阻抗特性及电源噪声的地耦合吸收优先考虑电源和地层紧耦合,电源与地层间距应不大于10mi通常建议小于5mil●避免相邻的两个电源层过近特别是电压差异大的以防止噪声互相耦合如不可避免应尽量增加两电源层间的间距。● 若单一电源平面无法实现可在外层铺设电源平面紧相邻的电源和地平面形成一个最小交流阻抗的平面电容具有优异的高频特性。● 参考平面特别是电源参考平面应保持低阻抗特性可通过旁路电容和叠层调整来优化。●工作频率超过500MHz的芯片应主要依靠平面电容滤波并采用组合电容滤波滤波效果需通过电源完整性仿真确认。● 控制平面去耦电容的安装电感如加宽电容引线、加大电容过孔等确保电源地阻抗低于目标阻抗。●对于小范围的特定电源如某IC芯片的核心工作电压尽量在信号层上敷铜以确保电源层的完整性简洁的电源网络应在走线层完成而较长的电源网络需加滤波电容;● 分割后的电源平面应保持规则避免不规则形状导致谐振和电源阻抗增加不允许有细长条和哑铃形分割。同时哑铃状的电源风格容易导致电源载流瓶颈的出现;●相邻层不同的电源平面要避免交叠放置以防止噪声的互扰。● 分割宽度选择应适当电压大于12V时宽度可为20-30mil反之选12-20mil模拟与数字电源的分割宽度需加大一般推荐设置为2mm防止数字电源对模拟电源的噪声干扰。机壳地分隔带分隔带不小于2mm间距分割带大小根据实际情况进行调整在空间允许情况下越大越好;● 分割电源平面时注意所分割电源的电源孔不要再分割带上面。实际分割带上面是没有铜皮的;●模拟区域的电源不推荐大面积铺铜为了保证模拟信号的质量模拟部分的电源优先在信号层进行处理其次在电源层处理电源平面空余区域多铺模拟地铜皮。六、过孔的设计过孔的寄生电容如果已知过孔在铺地层上的隔离孔反焊盘直径为D1过孔焊盘的直径为D2PCB的厚度为T板材的基础介电常数为ω则过孔的寄生电容大小近似等于C1.41ωTD2/ (D1-D2)过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间降低了电路的速度对于一块厚度为50mil的PCB板如果使用内径为10mil焊盘直径为20mil的过孔焊盘与地铺铜区的距离为32mi则可以通过上面的公式近似算出过孔的寄生电容大致是C1.41×4.4×0.050×0.020/ (0.032-0.020) pF0.517pF,这部分电容引起的上升时间变化量为T10-902.2CZ0/22.2×0.517×55/2ps31.28ps。从这些数值可以看出尽管单个过孔的寄生电容引起的上升沿变缓的效用不是很明显但是如果走线中多次使用过孔进行层间的切换所产生的影响还是比较大的。增大过孔反焊盘的距离或者减小焊盘的直径来减小过孔的寄生电容过孔的寄生电感可以用下面的公式来简单计算一下一个过孔的寄生电感:L5.08h[ln (4h/d) 1]其中l指过孔的电感h是过孔的长度d是中心钻孔的直径过孔存在寄生电容的同时也存在着寄生电感在高速数字电路的设计中过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献减弱整个电源系统的滤波效用。对于一块厚度为50mil的PCB板如果使用内径为10mi焊盘直径为20mil的过孔L5.08×0.050[In(4×0.050/0.010)1]1.015nH如果信号的上升时间是1ns那么其等效阻抗大小为XLπL/T10-903.19Ω这样的阻抗在有高频电流的通过已经不能够被忽略过孔的长度以及过孔的直径大小对寄生电感的影响很大甚至是起到决定性的作用。七、SSN与地弹同步切换噪声SSN是在高速电路设计中常见的问题当多个器件或多个I/O管脚同时进行开关切换时由于电流的瞬态变化会在电源或地平面上产生噪声。SSN不仅会影响电源完整性还可能导致信号完整性问题甚至引起误触发等问题。地弹Ground Bounce是同步开关噪声SSN的一种表现形式通常发生在高速数字电路中当芯片内部的地电平相对于PCB板的地电平发生变化时产生。地弹现象会导致芯片逻辑输入端产生毛刺影响电路的功能。1、降低开关速率通过降低芯片内部驱动器的开关速率和同时开关的数目可以减小电流变化速率di/dt从而减少SSN)2、优化电源和地的布局减小电源和地的回路电感通过合理分配芯片的信号、电源和地引腳的数量比值;3、去耦电容在芯片电源和地引腳附近添加合理的去耦电容为高频的瞬变交流信号提供低电感的旁路而低速信号仍然走系统电源回路;如果电源和GND通过过孔到达引脚则去耦电容应该放置在引脚和过孔之间。4、优化地线设计使用粗短的地线可以减小电阻和电感有效降低地弹。在PCB布局时应尽量使用宽阔的地平面并减少地线的长度。5、电源平面和地平面的处理使用单独的电源层并让电源层和地平面尽量接近以降低系统供给电源的电感