1. 项目概述为什么我们需要一个“电压基准”在模拟电路和混合信号系统的世界里有一个问题始终萦绕在每一位工程师心头如何获得一个绝对稳定、不受温度、电源电压和工艺变化影响的电压无论是为高精度ADC/DAC提供参考还是为LDO、振荡器设定精准的阈值一个可靠的“电压标尺”都是系统精度的基石。这就是“带隙基准电压源”诞生的背景。它不是一个简单的分压电路而是一个利用半导体物理特性巧妙地将两个具有相反温度系数的电压进行叠加从而在理论上实现零温度系数的精密电压源。我第一次接触这个概念是在设计一个温度传感器时当时用电阻分压做的基准温度漂移大到让我怀疑人生直到深入理解了带隙原理才真正解决了问题。这篇文章我就从一个一线工程师的视角带你拆解带隙基准的核心从原理到实现细节再到实际设计中的那些“坑”。2. 带隙基准的核心原理一场温度与电压的“零和博弈”2.1 物理基石双极型晶体管的温度特性带隙基准的理论根基深植于硅基双极型晶体管BJT的物理特性中。我们主要利用它的两个关键电压参数基极-发射极电压 (V_{BE}) 和热电压 (V_T)。1. (V_{BE}) 的负温度系数一个工作在正向有源区的NPN晶体管其 (V_{BE}) 与集电极电流 (I_C) 的关系由肖克利方程描述 [ I_C I_S (e^{V_{BE}/V_T} - 1) \approx I_S e^{V_{BE}/V_T} ] 其中(V_T kT/q) 是热电压约26mV 300K(I_S) 是饱和电流它与温度强相关(I_S \propto T^m)m约为3~4。通过推导可以发现当集电极电流 (I_C) 恒定或与温度呈特定关系时(V_{BE}) 本身表现出负温度系数CTAT, Complementary To Absolute Temperature。直观理解温度升高半导体本征载流子浓度增加导通相同的电流所需的 (V_{BE}) 反而会减小。在室温附近这个温度系数大约为-2 mV/°C。2. (V_T) 的正温度系数热电压 (V_T kT/q)其中k是玻尔兹曼常数q是电子电荷量。这是一个与温度T成正比的物理量其温度系数是正的且为常数(dV_T/dT k/q \approx 0.085 mV/°C)。注意这里有个常见的理解误区。很多人以为带隙基准是直接利用 (V_T) 的正温漂去抵消 (V_{BE}) 的负温漂。严格来说我们利用的是与 (V_T) 成正比的电压差 (\Delta V_{BE})而不是 (V_T) 本身。(\Delta V_{BE}) 是通过让两个BJT工作在不同电流密度下产生的它同样具有正温度系数。2.2 核心思想CTAT PTAT 常数带隙基准的巧妙构思在于它创造了一个具有正温度系数PTAT, Proportional To Absolute Temperature的电压并将其放大一定倍数后与具有负温度系数CTAT的 (V_{BE}) 相加。实现PTAT电压的经典方法ΔV_BE电路最经典的电路是让两个完全相同的BJTQ1和Q2工作在不同的集电极电流密度下。通常让Q1的发射极面积是Q2的N倍或者让它们的偏置电流比为1:M。根据肖克利方程可以推导出它们基极-发射极电压的差值 [ \Delta V_{BE} V_{BE2} - V_{BE1} V_T \ln(N \cdot M) ] 这个 (\Delta V_{BE}) 直接正比于热电压 (V_T)因此它就是一个完美的PTAT电压其温度系数约为0.085 mV/°C * ln(N·M)。带隙基准电压的诞生现在我们有了CTAT电压 (V_{BE})约650mV 300K系数约-2mV/°C和PTAT电压 (\Delta V_{BE})约几十mV系数为正。如果我们能将 (\Delta V_{BE}) 放大K倍使得 [ K \cdot \frac{d(\Delta V_{BE})}{dT} \frac{d(V_{BE})}{dT} 0 ] 那么合成的电压 (V_{REF} V_{BE} K \cdot \Delta V_{BE}) 在理论上就对温度变化不敏感了。在硅工艺中这个理想的零温度系数点对应的电压值恰好近似等于硅在绝对零度时的带隙电压 (E_g/q)大约为1.22V ~ 1.25V。这也是“带隙Bandgap”这个名字的由来。2.3 一阶补偿与高阶效应上述原理实现的是一阶温度补偿即在某个特定温度点通常是室温或设计中心温度附近温度系数为零。但实际BJT的 (V_{BE}) 与温度的关系并非完美的线性其高阶项主要是曲率会导致基准电压在整个温度范围内呈现一个“微笑曲线”的形状。因此高性能的带隙基准还需要考虑曲率补偿技术这通常通过引入与温度呈非线性关系的电流或电压来实现是设计中的难点和精髓所在。3. 经典电路架构详解与实操要点理解了原理我们来看如何用电路实现它。最经典、最广为流传的架构是“Brokaw带隙基准核”它清晰直观地体现了上述思想。3.1 Brokaw Cell电路拆解Brokaw Cell的核心结构如下图所示此处为文字描述便于理解 它包含两个NPN晶体管Q1和Q2Q2的发射极面积通常是Q1的N倍例如N8一对匹配的电阻R1和R2一个运算放大器或由晶体管构成的反馈环路以及一个输出电阻R3。工作过程解析启动与偏置电路上电后运放或反馈环路迫使它的两个输入端X和Y电压相等。建立PTAT电流由于Q1和Q2的发射极面积不同或偏置电流不同为了维持X和Y点电压相等流经R1和R2的电流必须不同。这个电流差使得Q1和Q2的 (V_{BE}) 不同产生 (\Delta V_{BE})并落在电阻R2上假设R1R2。因此流经R2的电流 (I_{PTAT} \Delta V_{BE} / R2)这是一个正比于绝对温度的电流。电流镜与求和这个PTAT电流被电流镜复制并注入到输出支路。同时Q1或Q2的 (V_{BE})CTAT电压信息也通过电路拓扑被引入。生成带隙电压在输出节点PTAT电流流经电阻R3产生一个PTAT电压 (I_{PTAT} \times R3)。通过精心设计R3与R2的比例即放大倍数K这个PTAT电压与 (V_{BE})CTAT相加最终在输出端 (V_{REF}) 产生一个近似零温度系数的1.25V电压。实操要点与设计考量运放的选择与失调电压运放的输入失调电压 (V_{OS}) 会直接叠加到微小的 (\Delta V_{BE})通常只有几十mV上造成巨大的比例误差和温漂。因此必须选择低失调、低温漂的运放或者采用自动归零、斩波等动态技术来消除失调。电阻匹配与比例精度电阻R1和R2的匹配度至关重要不匹配会直接扭曲PTAT电流。在版图设计中必须使用共质心、哑元等匹配技术来布局这对电阻。启动电路Start-up Circuit带隙基准电路通常有两个稳定工作点一个是期望的正常工作点另一个是零电流的“简并点”所有晶体管截止。必须设计一个可靠的启动电路在上电瞬间将电路“踢”出简并点进入正常工作状态并在电路正常启动后与主电路隔离避免引入额外误差。3.2 基于CMOS工艺的实现变体现代芯片大多采用CMOS工艺而高性能的纵向NPN晶体管可能不存在或性能不佳。因此工程师们发展出了多种CMOS友好的带隙基准结构。1. 利用衬底PNP晶体管许多标准CMOS工艺允许使用寄生衬底PNP晶体管。虽然其β值低、性能不如分立BJT但用于产生 (V_{EB})PNP的发射极-基极电压和 (\Delta V_{EB}) 已经足够。其原理与Brokaw Cell完全一致。2. 亚阈值MOSFET实现这是一种更“纯CMOS”的方案。让MOSFET工作在亚阈值区弱反型层其电流电压特性与BJT的指数关系相似。通过让两个尺寸不同的MOSFET工作在不同的电流密度下可以产生一个类似 (\Delta V_{GS}) 的PTAT电压。这种方法省去了BJT但MOSFET在亚阈值区的匹配性和噪声通常比BJT差设计挑战更大。3. 电流模Current-Mode带隙基准这是另一种流行架构。它先产生一个与绝对温度成正比的PTAT电流 (I_{PTAT}) 和一个与绝对温度成反比的CTAT电流 (I_{CTAT})。然后将这两个电流以适当比例相加得到一个零温度系数的电流 (I_{REF})。最后让这个电流流过一个电阻即可得到基准电压 (V_{REF} I_{REF} \times R)。这种方法的优点是电压摆幅可以更低更适用于低电源电压如1.8V甚至更低的应用。实操心得在选择架构时首要考虑的是工艺库支持什么器件。如果有高性能的BJT哪怕是寄生的优先选择基于BJT的架构因为它更成熟、噪声更低、匹配更好。如果只有CMOS器件则需要仔细评估亚阈值MOSFET的匹配模型和噪声性能通常需要更大的面积来保证精度。4. 关键性能参数与设计折衷设计一个带隙基准绝不是得到一个1.25V输出就万事大吉。我们需要用一系列严苛的指标来衡量它的优劣并在这些指标之间进行痛苦的折衷。4.1 核心性能指标解析参数描述典型目标值中高精度影响因素与设计挑战初始精度在室温下不同芯片之间输出电压的偏差。±5 mV ~ ±10 mV电阻的绝对精度、BJT的饱和电流 (I_S) 的失配、运放失调电压。需要通过修调Trim来改善。温度系数输出电压随温度变化的比率通常用ppm/°C表示。10-50 ppm/°C一阶补偿的完善程度、高阶曲率补偿的效果。是带隙设计的核心挑战。电源抑制比输出电压变化量与电源电压变化量的比值反映抗电源干扰能力。60-80 dB DC运放的环路增益、内部节点的阻抗、电流镜的匹配度。PSRR在高频会下降。长期漂移输出电压随时间缓慢变化通常与老化效应有关。50-100 ppm/√kHr器件的老化特性特别是电阻和BJT。噪声输出电压的随机波动包括低频1/f噪声和宽带热噪声。10-100 μVpp (0.1-10 Hz)BJT的基极电阻、运放的噪声、电阻的热噪声。低频噪声尤其关键。功耗静态工作电流消耗。10 μA - 100 μA与带宽、噪声、驱动能力直接相关。低功耗设计需要牺牲其他性能。启动时间从上电到输出电压稳定进入容差带所需的时间。 1 ms启动电路的设计、环路带宽、滤波电容的大小。最小工作电压电路能正常工作的最低电源电压。 2 V架构选择电流模优于电压模、晶体管阈值电压、头room电压。4.2 设计中的经典折衷功耗 vs. 噪声/PSRR降低偏置电流可以节省功耗但会降低晶体管的跨导导致运放增益下降、噪声增加、PSRR变差。这是一个根本性的矛盾。对于电池供电设备可能需要接受更高的噪声。面积 vs. 精度提高电阻匹配、BJT匹配需要更大的面积。采用高阶曲率补偿电路也会增加面积。芯片成本是硬约束必须在精度和面积之间找到平衡点。复杂度 vs. 性能简单的Brokaw Cell性能有限。要获得极低的温漂10 ppm/°C和噪声可能需要引入斩波稳零、动态匹配、数字辅助修调等复杂技术极大地增加了设计复杂度和验证难度。电源电压 vs. 输出范围传统的1.25V输出在低于1.8V的电源下无法工作。电流模架构或利用栅源电压 (V_{GS}) 的变体可以输出低于带隙电压的基准如0.6V但通常以更差的电源抑制比为代价。5. 从仿真到流片全流程实战与避坑指南纸上得来终觉浅绝知此事要躬行。下面我结合一个基于0.18μm CMOS工艺含寄生PNP设计一个带隙基准的简化流程分享实战中的关键步骤和那些容易踩的“坑”。5.1 设计流程与仿真要点步骤一确定规格与架构选型假设我们需要一个1.25V输出温度系数30 ppm/°C电源电压2.5V-5.5V静态电流50μA的基准。鉴于工艺有PNP我们选择改进型的Brokaw架构。步骤二原理图设计与偏置点计算确定PTAT核心选择PNP管面积比N8。根据功耗预算设定PTAT支路总电流约为20μA。计算电阻值目标 (\Delta V_{EB} V_T \ln(8) ≈ 54 mV)。为了产生PTAT电流我们需要决定R2上的压降。假设我们希望PTAT电流 (I_{PTAT} ≈ 10μA)则 (R2 \Delta V_{EB} / I_{PTAT} ≈ 5.4 k\Omega)。R1取与R2相同值以保证对称。计算输出电阻R3目标 (V_{REF} 1.25V)。已知 (V_{EB} ≈ 0.65V) (CTAT部分)。因此需要PTAT部分贡献 (1.25V - 0.65V 0.6V)。由于PTAT电流 (I_{PTAT} 10μA)则 (R3 0.6V / 10μA 60 k\Omega)。设计运放采用简单的两级运放第一级为折叠共源共栅以获得高增益第二级为共源级。必须仿真其开环增益80dB、相位裕度60°和输入失调电压。步骤三关键仿真与迭代直流工作点扫描扫描电源电压2.5V到5.5V检查所有晶体管是否都工作在饱和区MOS或正向有源区BJT。温度扫描这是最核心的仿真。在-40°C到125°C范围内扫描温度观察 (V_{REF}) 的变化曲线。你会看到一个“微笑曲线”。调整R3或PTAT电流的放大比例使曲线的顶点温度系数零点位于你关心的温度范围中心如27°C或55°C。瞬态启动仿真施加电源阶跃观察 (V_{REF}) 的建立过程。必须验证启动电路能可靠工作且没有过冲或振荡。这个仿真要跑足够长的时间并尝试不同的上电斜率。交流仿真检查环路的稳定性相位裕度测量PSRR。PSRR仿真时要在电源上叠加一个AC小信号源。蒙特卡洛分析这是评估量产一致性的必备步骤。对工艺偏差和失配进行数百次蒙特卡洛仿真查看 (V_{REF}) 的初始精度分布和温度系数的分布。这能告诉你是否需要修调以及修调的范围该设多大。噪声仿真进行噪声分析查看0.1-10Hz带宽内的积分噪声和宽带噪声。5.2 版图设计中的“魔鬼细节”版图决定了设计的最终性能这里处处是坑。匹配性布局PNP对采用共质心交叉布局周围加满哑元器件确保两者所处的光刻、掺杂环境完全一致。电阻R1和R2必须使用同一种类电阻如高阻多晶硅采用单位电阻串联而成同样使用共质心布局。连线从电阻阵列中间引出以抵消接触孔电阻的影响。电流镜镜像电流的MOS管也必须严格匹配。噪声与干扰隔离保护环在基准核心电路周围用衬底接触对NMOS或N阱接触对PMOS形成密集的保护环以吸收少数载流子隔离外部噪声注入。电源/地线为模拟基准电路提供独立的、干净的电源和地线引脚并与数字电源/地在片外单点连接。敏感节点运放的输入端、ΔV_BE节点是极高阻抗的敏感节点走线要尽量短并用上层金属屏蔽。电迁移与可靠性计算关键电流路径如输出驱动路径的电流密度确保金属线宽足够满足电迁移规则。对高压应用注意晶体管的耐压。踩坑实录我曾有一个设计仿真一切完美但测试发现温漂比仿真大一个数量级。排查良久最终发现是版图中用于连接PNP发射极的金属线电阻没有在仿真中建模。这条线在温度变化时其电阻变化引入了额外的、未被补偿的压降。教训对于微安级电流流经的路径任何寄生电阻都必须仔细评估并在后仿中提取参数重新仿真。6. 测试、修调与常见故障排查芯片流片回来真正的挑战才开始。6.1 测试方案基础功能测试上电测量 (V_{REF}) 是否在预期范围内静态电流是否正常。温度系数测试将芯片放入温箱在-40°C, -20°C, 0°C, 25°C, 50°C, 85°C, 125°C等温度点稳定后测量 (V_{REF})。用最小二乘法拟合直线计算斜率再除以25°C时的电压值得到ppm/°C。电源抑制比测试使用精密可调电源在标称电压附近如3.3V±0.5V以步进变化测量输出电压变化。ΔVout/ΔVin即为PSRR通常用dB表示。噪声测试使用低噪声放大器和高精度ADC采集输出波形分析时域波形和频域谱密度。重点关-注0.1-10Hz的峰峰值噪声。6.2 修调技术由于工艺偏差芯片的初始精度和温度系数零点会漂移。修调是量产高精度基准的必要手段。激光修调在封装前用激光切割或熔断晶圆上的薄膜电阻或熔丝改变电阻网络比例。精度高但成本也高。电熔丝/反熔丝通过施加高电压/大电流永久性改变连接状态。可在封装后测试时进行。数字修调OTP/MTP将修调码存储在一次性或多次可编程存储器中通过控制开关电容阵列或电流舵DAC来微调电压。这是目前最主流的方式灵活且可编程。修调策略通常在一个温度点如25°C测量 (V_{REF})与目标值比较计算出修调码。但对于高要求产品需要在两个甚至三个温度点测量以同时校准初始精度和温度系数的曲率。6.3 常见故障与排查表故障现象可能原因排查思路与解决方法无输出或输出为01. 启动电路失效电路卡在简并点。2. 电源或地连接错误。3. 核心器件如运放完全失效。1. 检查启动电路节点电压看是否有节点处于浮空或中间电平。2. 测量电源电流若极低nA级可能是简并点若为0检查连接。3. 用探针测量内部关键节点运放输入/输出定位故障模块。输出电压远高于/低于1.25V1. 电阻比例严重失配如R3开路或短路。2. PTAT核心电流镜严重失配。3. 运放失调电压极大。1. 测量PTAT支路电流是否正常≈10μA。若不正常检查R1/R2及BJT。2. 测量ΔV_BE节点电压是否约为50-60mV。3. 强制短接运放两输入端看输出是否回到合理范围判断失调影响。温度系数极差100ppm/°C1. 一阶补偿比例错误R3值不准。2. 存在未被补偿的寄生电阻如前文提到的金属线电阻。3. 高阶曲率效应显著。1. 在不同温度下测量PTAT电流和V_BE验证其变化趋势是否符合理论。2. 进行后仿真包含所有寄生参数看是否与测试结果吻合。3. 考虑是否需引入曲率补偿电路。电源抑制比差1. 运放环路增益不足。2. 内部节点对电源的寄生电容耦合。3. 电流镜的输出阻抗不够高。1. 仿真验证运放在不同工艺角下的增益。2. 在版图中加强敏感节点的屏蔽使用级联电流镜提高输出阻抗。3. 在电源引脚就近增加片上去耦电容。噪声过大1. 偏置电流过低导致器件跨导小噪声大。2. 运放输入对管尺寸太小1/f噪声高。3. 参考输出端驱动了容性负载缺少缓冲。1. 适当增加偏置电流牺牲功耗。2. 增大输入对管面积或考虑使用斩波稳零技术。3. 增加一个单位增益缓冲器来驱动外部负载。7. 进阶话题与未来趋势掌握了经典设计后可以探索一些更前沿或专用的技术。1. 高阶曲率补偿一阶补偿的残余误差来自 (V_{BE}) 的高阶非线性。补偿方法包括利用不同温度特性的电阻例如将扩散电阻正温漂和多晶硅电阻负温漂串联产生一个非线性电阻用于调整PTAT电流的比例。利用BJT的集电极电流温度特性让BJT的偏置电流本身是温度的函数如PTAT^2从而修正 (V_{BE}) 的曲率。数字辅助补偿通过ADC测量芯片温度用查找表或公式计算补偿值通过DAC注入到基准中。这能实现极低的温漂但复杂度最高。2. 超低功耗设计对于物联网传感节点nA级甚至pA级的基准源成为研究热点。这通常需要将绝大多数电路置于亚阈值区工作并采用间歇工作、动态偏置等技术。挑战在于启动时间、噪声和PSRR在极低电流下会急剧恶化。3. 基于时间域的基准一种颠覆性的思路是不再直接产生一个稳定的电压而是产生一个稳定的时间间隔如振荡器周期然后通过时间-数字转换来间接得到参考信息。这类基准对工艺和电压的敏感性可能更低是当前学术界的一个活跃方向。我个人在实际设计中的体会是带隙基准是模拟电路智慧的结晶它完美地体现了如何利用不完美的器件通过巧妙的电路结构获得近乎完美的性能。每一次设计都是一次与工艺偏差、温度、噪声的博弈。最深刻的教训永远是仿真不能代表一切版图决定性能而测试验证是设计的最终裁判。对于新手我的建议是从理解Brokaw Cell的每一个晶体管、每一个电阻的作用开始亲手做一遍完整的仿真和版图哪怕只是一个理想环境下的练习这个过程获得的直觉远比读十篇论文更有价值。