模拟电路布线是 PCB 设计中最考验基本功的部分之一。数字电路只要保证时序和阻抗很多问题可以通过修改逻辑来规避但模拟电路里每一个微小的寄生参数、每一段没有处理好的地线回路都可能直接变成输出端的噪声、纹波或者自激振荡。本文是“西电 PCB 设计指南”系列直播第 4 次内容的文字整理专门聊一个话题纯模拟电路到底怎么走线。下面这套思路不只针对西安电子科技大学的课程设计也适用于仪表放大器前端、传感器采集电路、音频功放、电源采样反馈等常见模拟 PCB。无论你是零基础入门 PCB 设计还是已经画过几块数字板、第一次转做模拟板这篇文章都会帮你建立一套可执行的走线决策流程。1. 纯模拟电路走线的核心矛盾噪声与精度很多初学者拿到模拟原理图后第一反应是“照着网表连起来就行”结果板子打样回来发现输出电压漂移、波形失真、信噪比远低于预期。根本原因不是原理图错误而是 PCB 布局布线把器件的性能“吃掉”了。1.1 模拟电路和数字电路走线的本质差异数字电路关心的是电平状态只要信号能区分 0 和 1一定的噪声和反射是可以容忍的。模拟电路关心的是信号的连续数值任何叠加在信号上的干扰都会直接成为误差。我们可以用一个直观的例子理解设计类型关心指标主要矛盾走线侧重点数字电路时序、逻辑电平反射、串扰、时序裕量阻抗控制、等长、完整参考平面模拟电路精度、噪声、稳定性噪声耦合、地弹、自激地回路、隔离、滤波、布局分区当然现在很多混合信号板卡既有 MCU/DSP 又有运放、ADC 前端处理方式会更复杂。但本文先聚焦纯模拟电路也就是整块板上没有高速数字逻辑全部由运放、晶体管、阻容感、电源芯片等模拟器件构成的电路。1.2 常见模拟电路拓扑对布线的要求纯模拟电路虽然种类很多但大体上可以分成几类各自的走线要求也不太一样放大电路输入信号微弱时最怕噪声串入输入端输出级功率较大时要注意散热和电流能力。滤波电路电容电感的位置、反馈路径的走向会影响频率响应。信号调理电路多级放大和比较器混合需要防止级间耦合和振荡。电源转换与基准源参考电压的精度、纹波抑制直接决定系统精度。在开始走线之前建议先判断你的电路属于哪一种再决定布局和分地策略。不要所有板子都用一套固定模板。1.3 纯模拟电路走线的核心原则模拟走线可以总结为四个字短、粗、分、隔。短信号路径尽量短尤其是反馈回路和小信号输入走线。粗电源和地线要足够宽降低直流压降和寄生电感。分模拟部分与数字部分、功率部分与信号部分分区布设。隔敏感信号要远离干扰源必要时加屏蔽地线。这四条原则听起来简单真正执行时却需要大量的细节判断。接下来我们从工具准备、层叠选择、地线设计、电源处理、信号走线几个维度逐步展开。2. 环境准备与软件选择很多在校生和初学者使用 Altium DesignerAD、嘉立创EDA立创EDA、PADS 或 Allegro 进行 PCB 设计。无论是哪个工具模拟电路的走线理论都是通用的区别只在于操作方式。2.1 常用 PCB 设计工具对比工具特点适合场景Altium Designer功能全面资料多上手适中学生项目、中小型公司嘉立创EDA免费、云端、库丰富零基础入门、打样方便PADS布线灵活规则设置细致消费电子、硬件工程师常用Allegro专业高速设计利器复杂板卡、高速数字/混合信号如果是在校课程设计用 Altium Designer 或嘉立创EDA 都比较合适。嘉立创EDA 的库与嘉立创打样对接方便适合快速验证。Altium Designer 在规则设置和文档输出方面更专业。2.2 软件设置中的布线规则准备在开始画板之前先打开设计规则Design Rules把模拟板需要的规则提前设置好避免布线时手动逐个修改。以下是一组典型的模拟电路规则参考规则项推荐值说明最小线宽0.25mm10mil一般信号线电源线宽0.5mm - 1mm降低直流压降地线宽度尽量宽推荐 1mm 以上减小地阻抗安全间距0.2mm8mil以上常规工艺过孔孔径0.3mm / 0.6mm内径/外径标准工艺注意这些值要根据实际板厚、电流和加工工艺调整。比如大电流路径需要更大线宽高压区域需要更大间距。不要机械照搬。2.3 项目文件结构以 Altium Designer 为例一个完整的模拟电路 PCB 项目建议包含以下文件Project_Name/ ├── Project_Name.PrjPcb ├── Schematics/ │ └── Sheet1.SchDoc ├── PCBs/ │ └── Board1.PcbDoc ├── Libraries/ │ ├── Analog_Components.SchLib │ └── Analog_Components.PcbLib └── Outputs/ ├── Gerber/ └── BOM/如果是嘉立创EDA直接在云端创建工程即可注意把原理图和 PCB 放在同一个工程下方便同步更新。3. 层叠设计与地平面策略3.1 两层板还是四层板纯模拟电路到底用几层板取决于电路的工作频率、增益和噪声要求。两层板成本低适合低频、低增益电路和课程设计。但两层板的缺点很明显地平面不完整回流路径不可控容易产生地环路。如果电路增益很高比如 60dB 以上两层板的噪声很难控制好。四层板多出完整的地层和电源层对模拟电路有天然优势信号走线有完整的参考平面阻抗稳定。地平面为回流电流提供最低阻抗路径。电源平面可以很好地配合去耦电容降低电源阻抗。如果你的设计允许纯模拟电路尤其是微弱信号放大、高精度采集推荐使用四层板。层叠可以设置为Top Layer信号层敏感模拟信号 GND Plane完整地平面 Power Plane电源平面 Bottom Layer信号层低频信号、电源走线如果成本压力大只能做两层板那么下面几个措施就非常重要尽量让底层作为完整的地平面不要大面积走线。顶层走信号和电源关键信号下方对应位置保持地平面完整。使用“地线包围”技巧保护敏感信号。3.2 地平面的分割问题在纯模拟电路中很多人会纠结“要不要把模拟地和数字地分开”。纯模拟板不存在数字电路所以不需要大规模分地。但是如果板上有功率放大部分和精密放大部分可以按电流回路进行分割。这里要特别提醒一个误区地平面不能随意分割。分割地平面会造成回流路径不连续信号被迫绕道反而增大环路面积导致辐射和干扰。如果你确实需要分地应该在单一地点用 0Ω 电阻或磁珠连接而不是在中缝处完全切开。一个常用的经验法则是如果全板模拟电路中没有大规模数字逻辑不要分地使用完整地平面。如果模拟和数字混合则分地后单点连接连接点通常放在 ADC 芯片下方。电源部分的地和小信号部分的地可以考虑用星形接地。3.3 星形接地与回流路径纯模拟电路中最重要、也最容易被人忽略的是“回流路径”。任何信号电流都必须构成回路回路面积越大越容易接收和发射电磁干扰。星形接地单点接地是把各功能模块的参考地单独引到公共点避免公共阻抗耦合。这种接地方式适合低频模拟电路尤其是音频电路和高精度测量电路。下面是一个简单的示意模块A地 ──────┐ 模块B地 ──────┼──── 电源地公共点 模块C地 ──────┘如果模块之间有很大电流流动比如功放输出级那么这块地需要单独走线回到电源地不要和输入级的小信号地共用一段铜皮。4. 电源走线与去耦策略4.1 电源走线宽度设计电源走线的宽度不能拍脑袋定。需要根据电流大小和允许的压降来计算。铜箔的载流能力与线宽、铜厚、允许温升有关。工程上常用经验公式估算1oz 铜厚1mm 线宽温升 10°C 时大约能通过 1A 左右电流。若要更精确可以用 IPC-2221 标准中的公式计算。一个简单的做法是电源走线宽度至少按 1A/mm 来设计并对压降做估算。举例如果电源电流是 500mA走线长度是 50mm线宽 0.5mm1oz 铜厚那么这段走线的电阻大约为铜的电阻率 ρ ≈ 0.0175 Ω·mm²/m1oz 铜厚约 0.035mm则 0.5mm 宽度的截面积为 0.0175 mm²。50mm 长的电阻约为R ρ × L / S ≈ 0.0175 × 0.05 / 0.0175 0.05Ω压降 0.5A × 0.05Ω 25mV如果你的模拟电路对电源精度要求高这 25mV 的压降可能是不可接受的。解决办法就是加宽线宽或者用铺铜方式连接电源网络。4.2 去耦电容布局与走线去耦电容的布局会直接影响模拟电路的稳定性。很多仿真正常、实板振荡的问题都是去耦电容摆放不当造成的。关键原则去耦电容尽量靠近芯片电源引脚并且电容的电源和地引脚连线要短而直接。错误做法是电容离芯片很远通过过孔和细长走线连接。这会让电容的寄生电感过大高频去耦效果几乎为零。正确的做法是小容量电容0.1μF 或 1nF靠近电源引脚走线宽度尽量粗。大容量电容10μF 或更大可以稍远但要先经过大电容再到小电容。电容的地端直接连接到地平面或星形接地点不要和别的信号共用地线。4.3 模拟电源滤波如果电源来自开关电源建议增加 LDO 或 RC/LC 滤波。模拟部分单独使用一个低噪声 LDO能够明显降低高频纹波。电源走线顺序建议开关电源输出 → 滤波电容 → LDO输入 → LDO输出 → 去耦电容 → 模拟电路电源引脚注意 LDO 的输出电容要按数据手册要求选择不要随意增大否则可能引起 LDO 自激。5. 信号走线的具体技巧5.1 输入信号走线最敏感的部分模拟电路的输入端是最容易受干扰的节点。对于微弱信号走线时应该尽量短避免长距离平行走线。远离电源走线、电感、变压器等干扰源。必要时在信号两侧加“地线包边”guard trace屏蔽干扰。考虑使用屏蔽电缆或双绞线引入板内。对差分输入信号两条线要尽量靠近且等长保持对称性这样共模干扰才能被有效抑制。5.2 反馈回路走线避免自激振荡运放反馈回路的走线是模拟电路的高频考点。反馈路径如果太长寄生电感会和运放输出电阻、输入电容形成附加相移导致高频自激。走线要求反馈电阻紧靠运放输入端放置。反馈走线尽量短不要绕过芯片拉得很远。反馈节点不要铺大铜皮减少寄生电容。如果电路是反相放大器虚地求和点是敏感节点也要尽量缩小面积避免噪声耦合。5.3 输出走线注意电流与隔离输出走线需要同时考虑电流能力和隔离要求。如果是大电流输出比如音频功放或驱动电路输出走线要足够宽并且返回电源地的路径要短。输出走线不要与输入端平行走很长距离防止输出信号通过寄生电容耦合回输入端。如果输出端需要驱动长线缆建议在输出端加串联电阻如 22Ω - 100Ω或 RC 吸收网络抑制振铃。5.4 开尔文走线Kelvin Connection相关热搜词里提到了“开尔文走线”这在精密测量和电流采样电路中很常见。开尔文连接也叫四端法连接它的核心思想是将采样信号的路径与大电流的路径分开避免导线电阻上的压降被计入采样信号。比如采样一个低值电阻两端的电压如果信号线直接从大电流路径上引出那么电流流过铜箔时产生的压降会叠加到采样信号上导致测量误差。正确的方法是用细线单独从电阻两端引出电压信号信号线中几乎没有电流所以不会产生明显的附加压降。开尔文走线在布局上的实现方式电流进出焊盘走粗线。电压采样走细线直接从焊盘根部引出不要与电流线共用走线。采样线进入放大器之前不要覆盖其他电源或地线。5.5 蛇形走线的取舍很多初学者看到热搜词“蛇形走线”会问模拟电路需要蛇形走线吗蛇形走线的目的是为了补偿组内信号线的长度差让信号同时到达主要应用在并行数字总线中。纯模拟电路一般不需要蛇形走线。模拟信号是连续量等长意义不大蛇形走线反而增加走线长度和寄生电感。如果一定要用蛇形走线来绕开障碍注意走线间距要大于 3 倍线宽减小相邻线段的耦合。6. 纯模拟电路走线实战下面用一个典型的例子来演示完整的走线流程方便你理解上面的原则怎么落地。6.1 需求描述设计一个简单的两级放大电路板输入信号幅度 10mV~100mV输出幅度最大 5V增益约 50 倍电源电压 ±12V。要求噪声尽可能低板子尺寸 100mm × 80mm两层板或四层板均可。6.2 原理图关键部分为了方便演示我们只关注电路的核心结构U1 和 U2 为运算放大器。输入信号通过 R1 进入 U1 同相输入端反馈电阻 R2、R3 决定第一级增益。第二级类似通过 R4 耦合反馈网络由 R5、R6 组成。电源端分别接 12V 和 -12V每个运放电源引脚旁边放 0.1μF 去耦电容靠近芯片放置。原理图网络简化如下IN → R1 → U1(IN) U1(-IN) ← R2 ← U1(OUT) U1(-IN) ← R3 → GND U1(OUT) → C1 → R4 → U2(IN) U2(-IN) ← R5 ← U2(OUT) U2(-IN) ← R6 → GND U2(OUT) → OUT6.3 布局顺序建议第一步放置核心器件。先把 U1、U2 放在板的中心偏左位置避免输入输出靠太近。输入连接器放在板左侧输出连接器放在板右侧。这样信号从左边进经过两级放大后从右边出方向清晰。第二步放置去耦电容。在每个运放电源引脚旁边放 0.1μF 电容尽量贴着芯片。正负电源各一个。第三步放置输入和反馈电阻。R1、R2、R3 紧挨 U1 放置R4、R5、R6 紧挨 U2。注意反馈电阻到反相输入端的连线要短。第四步放置电源接口和滤波电容。电源端子放在板子右下角靠近高压差滤波电容。用粗走线把 ±12V 引到各个运放电源引脚附近。6.4 走线步骤布局完成之后开始正式的走线。建议先走地线再走电源线最后走信号线。这里的地线策略为两层板底层尽量作为完整的地平面。顶层走信号和电源底层除了必要的过孔连接之外保持大面积铺地。具体操作顺序如下设置规则信号线宽 0.25mm电源线宽 0.6mm地线用铺铜实现。先在地层铺铜连接到 GND 网络。在顶层走 12V 和 -12V 电源线从电源端子分别引出尽量走一条路径依次经过 U1、U2 的去耦电容。走输入信号线从输入连接器到 R1再到 U1 的同相输入端。这一段走线尽量短两侧可以加地线包边。走第一级反馈回路从 U1 输出端到 R2、R3再回到 U1 反相输入端。走线要短避免长距离环绕。走级间耦合从 U1 输出端到 C1再到 R4进入 U2 同相输入端。走第二级反馈回路方式同第一级。走输出线从 U2 输出端到输出连接器线宽适当加宽。最后做一次全面检查调整走线间距和地平面完整性。6.5 验证与检查走线完成后不要急着出 Gerber先做几项检查设计规则检查DRC确认没有安全间距错误、短路、未连接网络。地平面完整性检查在 3D 视图或分层视图中确认底层铺铜是否被切开关键信号下方是否有完整地平面。电源走线压降估算按前面给的公式估算压降是否可接受。去耦电容位置检查确认电容到芯片引脚的走线足够短。信号流检查从输入到输出再走一遍确认没有信号线绕大圈。7. 常见问题与排查思路7.1 接入输入信号后输出叠加 50Hz 工频干扰现象常见原因解决思路输出有 50Hz 或 100Hz 周期性噪声接地环路、屏蔽层接地不当、电源纹波检查是否出现多点接地形成的环路将屏蔽层单端接地加强电源滤波排查步骤用示波器分别测电源输出和运放输出先确认噪声来源。去掉输入信号输出是否还有工频噪声如果还有检查电源滤波和地平面。查看板内有没有形成大环路例如输入地、输出地、电源地之间是否构成地环路。在输入端和地之间并联一个小电容如 1nF~100nF观察噪声是否减小。7.2 输出出现高频自激振荡现象常见原因解决思路输出叠加高频振荡频率通常在几十 kHz 到数 MHz反馈回路过长、去耦不良、运放驱动容性负载缩短反馈走线、优化去耦、检查输出负载电容排查步骤用示波器观察振荡波形判断频率。如果反馈走线过长把它改短。检查去耦电容是否紧贴电源引脚容量和引脚走线是否合理。如果输出接长导线或大电容考虑加隔离电阻。7.3 输出电压与理论值偏差大现象常见原因解决思路实测增益低于或高于理论值电阻阻值偏差、PCB 寄生电阻/漏电流、虚地噪声检查反馈电阻精度、检查铜箔压降、检查高阻节点的清洁度排查步骤先用万用表确认电阻实际阻值。检查高阻抗节点如运放同相输入端是否被敷铜或相邻走线泄漏干扰。如果电路增益很高注意运放输入偏置电流的影响必要时在输入端加偏置电阻。7.4 使用 PADS 或 Allegro 时遇到工具问题热搜词里有很多关于 PADS 和 Allegro 操作的问题例如“PADS 切换到 Router 走线发生严重运行错误”、“ALLEGRO PCB 盲埋孔设计”等。虽然这些属于工具操作问题但对模拟板走线影响很大。遇到工具报错时建议备份工程文件防止操作失误造成损坏。查看报错日志确认是否与库、规则或显卡驱动有关。把问题拆小先新建一个最小电路测试确认工具环境是否正常。去官方文档或社区搜索对应错误码。不管用哪个工具最终都要回到物理设计本质铜箔上的电流路径、回流路径、寄生参数才是决定模拟板性能的关键。7.5 走线过电流能力不足热搜词中有“走线过电流能力”这是模拟电路中非常实际的问题。如果走线太细大电流流过时会发热、产生压降甚至烧毁铜箔。一个简单的排查方法是确认所有电源和大电流输出走线的宽度。用公式估算走线温升和压降。如果电流大于 1A建议使用铺铜或增加走线宽度或采用多层板并联。8. 最佳实践与工程建议8.1 建立自己的走线检查清单每次画完模拟板建议按下面的清单自查[ ] 信号路径是否最短[ ] 反馈回路是否靠芯片放置[ ] 去耦电容是否靠近电源引脚[ ] 电源走线是否满足电流能力[ ] 地平面是否完整[ ] 敏感信号是否远离干扰源[ ] 输入和输出是否在物理上隔离[ ] 是否需要开尔文连接[ ] 高阻抗节点是否做了保护处理8.2 尽量使用完整地层而不是手动铺网格地很多老工程师喜欢用网格地理由是焊接时容易散热或者“习惯如此”。但在现代制造工艺下完整地平面无论是阻抗、噪声还是散热都更好。建议纯模拟板使用完整地平面。8.3 高阻抗节点的防护CMOS 运放的输入阻抗极高轻微漏电都会造成误差。PCB 上高阻抗节点要尽量短。不要穿过其他电源走线下方。表面保持干净不要涂覆助焊剂残留。必要时加保护环Guard Ring将漏电流引到保护电位。8.4 考虑寄生参数的影响模拟电路设计者必须保持对寄生参数的敏感两段平行走线之间存在寄生电容可能引起高频串扰。过孔有寄生电感和电阻高频时不可忽略。走线有寄生电感与容性负载结合可能形成谐振。在低频电路中这些参数影响不大一旦频率超过几 MHz就要认真评估。8.5 生产文件输出前的检查在送出 Gerber 之前检查以下事项光绘文件层是否正确。阻焊层和丝印层是否完整。板框尺寸是否正确。钻孔文件格式是否被工厂支持。工艺要求是否与所选打样厂家一致。如果有条件可以用 DFM 软件提前检查比如华秋 DFM 这类工具能提前发现线宽异常、孔到板边的距离不足等制造问题。8.6 关于层叠设计中的盲埋孔热搜词里有“Allegro PCB 盲埋孔的设计”这里简单提一下盲埋孔主要用在 HDI 板中普通两层板或四层板不需要盲埋孔。如果四层板使用盲埋孔可以减小过孔所占面积让走线空间更充裕但成本会增加。纯模拟电路如果不是密度极端使用普通通孔即可。9. 小结与实践建议这篇文章的核心内容可以归纳为下面这张图纯模拟电路走线决策流程 判断电路类型 → 选择层叠结构 → 设计地系统 → 电源与去耦 → 信号走线 → 敏感信号保护 → DRC检查 → 试制验证实际项目中最常见的模拟板问题几乎都不是原理图错误而是地回路和布局导致的噪声问题。希望你在画下一块模拟板的时候能多花 10 分钟想一想“信号从哪里来回到哪里去”这比单纯追求线宽和美观重要得多。如果你正在做西电的 PCB 课程设计或者准备把一块模拟板送去打样建议按本文的清单逐项检查后再导出 Gerber。实践是最好的学习方法试着画一版发现问题再改一版你的 PCB 走线能力会在迭代中快速提升。