跑完 OrCAD 的 DRC弹窗里显示多少个 Error、多少个 Warning真正的工作才刚刚开始错误到底在哪页原理图怎么从几十条错误里逐条定位为什么有的错误页面上看不到标记这三个问题几乎是每个用 OrCAD Capture / Allegro Design Entry CIS 画原理图的人都会卡住的地方。这篇就专门解决一件事OrCAD 跑完 DRC 之后怎么浏览全部 DRC 错误并且快速跳到错误位置去修复。内容会覆盖标准的 Design Rules Check 运行流程、四类常见浏览与定位方法、高频率出现的 DRC 错误类型处理思路以及原理图 DRC 和 Cadence Allegro PCB Editor 后续检查怎么衔接。核心操作路径以 OrCAD Capture / Allegro Design Entry CIS 16.6 到 17.4 的常见菜单为主老版本如果菜单叫法不一样也可以按同样的逻辑去找。每个步骤都按“在哪里打开、点了什么、看到什么、下一步做什么”来写。最好先保证原理图处于保存状态或者另存一份副本再操作因为 DRC 会在图纸上生成标记后面需要统一清理。1. OrCAD DRC 核心能力速览能力项说明检查入口Tools - Design Rules Check部分版本菜单位于 PSpice 菜单下名称可能为 Design Rules Check / DRC检查对象原理图电气连接关系单节点网络、悬空引脚、off-page 连接不匹配、层次端口错误、输出冲突、重复位号、封装缺失等输出结果结果弹窗或会话日志中的文字报告原理图页面上的 DRC 图形标记可保存的报告文件错误浏览方式结果窗口逐条双击跳转图纸页面标记查找报告文件按页面/坐标跳转部分版本的 DRC 浏览器表格检查范围当前设计 .dsn 内全部原理图页面支持跨页、跨层次检查与 Allegro PCB Editor 的关系本阶段只做原理图电气规则检查Allegro 中另有物理间距、线宽、约束类 DRC两者不能互相替代需要先明确一点很多新人把“OrCAD DRC”和“Allegro DRC”放在一起问其实它们不是同一个东西。OrCAD Capture 里跑的 DRC 检查的是原理图电气连接关系Allegro PCB Editor 里的 DRC 检查的是布线、间距、约束规则。本文讲的是前者但后文会单独讲和 Allegro 的衔接避免流程上断档。2. 适用场景与使用边界OrCAD 的原理图 DRC 适合用在以下场景原理图画完准备导出网表之前先确认有没有明显的电气连接错误。多人协作、分页图纸合图之后检查 off-page connector、层次端口是否成对。电路改版后确认修改过程中没有把原来的连接关系改坏。更换元件库或封装库之后检查新库是否引入引脚缺失、封装不匹配的问题。它不适合做的事情也要说清楚DRC 不会判断电路功能是否正确。一个设计如果原理上就有问题DRC 照样能通过。DRC 不能替代原理图评审。电源载流、信号完整性、器件选型这些内容需要设计人员自己 review。DRC 也不能检查 PCB 间距、线宽、过孔等物理规则这些要放到 Allegro PCB Editor 里做。DRC 报告的完整性依赖元件库和封装库配置是否正确库路径缺失时可能产生大量误报。另外涉及公司内部图纸、未公开产品资料时注意不要违反保密要求。元件库和封装库尽量使用公司统一库或官方正式库避免把来路不明的第三方库直接用于交付设计。3. 运行 DRC 前的环境准备OrCAD Capture 的运行环境不像 AI 工具那样对显卡有要求普通办公电脑即可流畅运行。准备阶段主要确认下面几项软件版本Cadence OrCAD Capture CIS 或 Allegro Design Entry CIS建议 16.6 及以上17.2、17.4 更稳定界面也更接近当前主流教程。工程文件打开你的 .dsn 原理图工程确认需要检查的根图和子图都在工程内部而不是单独打开的一个 .opj 或孤儿页面。设计备份DRC 会在原理图上自动放置标记运行前最好另存为一份副本方便对比修改前后的差异。库路径检查 Capture 的库路径配置确保设计中用到的元件符号库、封装库路径都存在。库路径缺失常导致封装 missing、器件找不到封装这类 DRC 报错。报告输出目录事先准备一个文件夹例如D:\Project\DRC_Report用来存放 DRC 报告文件方便后面批量查看和处理。如果当前设计是复杂分层结构建议先在项目管理器里选中 .dsn 根节点再运行 DRC这样可以确保检查覆盖到整个设计只停留在某一个 page 内操作时部分版本的菜单状态可能不一样容易造成“我明明跑了 DRC为什么没反应”的误解。4. 运行 DRC 前的规则配置打开入口在原理图设计环境中选择菜单 Tools - Design Rules Check。一部分版本会显示为 Design Rules Check 或 DRC也有部分 17.x 安装包把入口放在 PSpice 菜单下。打开后是 Design Rules Check 对话框里面有若干页签和选项。新手第一次接触不建议把所有规则都打开也不建议一上来就关掉一堆。先保持默认理解每个选项的含义后再按项目要求调整。以下几个选项在浏览 DRC 错误时影响很大建议按实际情况开启选项作用建议Create DRC markers for warnings为 Warning 级别的 DRC 结果也生成图纸上的标记建议勾选否则 Warning 只能从报告里看到图形上没有提示Check single node nets检查单节点网络即只有一端连接、另一端悬空的网络建议勾选这类问题很常见Check no connect pins检查 NC 符号处理不当的引脚建议勾选Check off-page connector connections检查不同页面的 off-page connector 是否连接成对分层多页设计必选Delete existing DRC markers运行前删除旧 DRC 标记建议保持勾选否则新旧标记混在一起会干扰定位对话框里的“电气规则”页签通常会以列表方式展示各种检查规则每条规则可以设置错误等级Error、Warning、Ignore。这里的默认等级适合大多数设计不要为了“让 DRC 清零”而把所有规则改成 Ignore那会掩盖真实问题。报告文件相关设置也很重要。DRC 对话框里可以指定报告输出文件名和路径推荐按日期命名例如DRC_Report_20260216.drc报告文件生成后保存在磁盘上。后面浏览全部 DRC 错误时报告是最可靠的依据即使画布里的图形标记因为缩放、隐藏等原因看不见报告里的文字记录也还在。5. 运行 DRC 的完整操作流程以整张设计为检查对象的标准流程如下在项目管理器或原理图编辑页面确认当前激活的是 .dsn 根节点。打开 Tools - Design Rules Check。在 Design Rules Options 页签按第 4 节表格勾选需要的检查项。在报告文件路径中填好输出位置例如D:\Project\DRC_Report\DRC_Report_20260216.drc。点击运行或 OK 按钮等待检查执行。检查完成后弹窗或底部信息窗口会给出错误数量、警告数量摘要。如果摘要显示 0 Error、0 Warning先不要直接认为设计没问题回到报告文件和页面上确认有没有把检查范围选错。运行中要注意观察底部 Session Log 或 Output 窗口的输出内容。OrCAD 跑 DRC 时常见输出格式类似Checking design: MY_DESIGN Checking electrical rules ERROR [DRC0004] Possible pin type conflict on Net N0001 (Page 2) WARNING [DRC0005] Single node net: N00034 (Page 5)不同版本的具体字段写法会有差别但通常都会包含错误等级、关键字、页码等信息。读到这些内容后就可以进入浏览环节了。6. 浏览全部 DRC 错误的核心方法浏览 DRC 错误首要原则不是“在图纸上肉眼找红色圆圈”而是学会从文字报告中获取页码和坐标再快速跳转。下面按效率从高到低给出几种方法按自己版本支持的情况选择。6.1 方法一Session Log / Output 窗口逐条双击跳转运行完 DRC 后底部的 Session Log 或 Output 窗口会刷新出所有 DRC 结果。多数版本支持直接双击某一条错误信息编辑器会自动打开对应原理图页面并定位到出错对象附近。操作步骤DRC 运行完成后切到底部的 Session Log 窗口。找到第一条 ERROR 或 WARNING 记录。双击这一行观察原理图编辑器是否自动切换到对应页面。如果双击后没有反应尝试右键点击该行看看菜单里有没有 Go to、Go To Page、Locate 之类的跳转命令。跳转成功后在页面上找到 DRC 图形标记确认错误的引脚、网络或元件。如果当前版本双击没有跳转功能也不要硬找。直接使用报告文件里的坐标配合 Go To 功能一样可以定位。6.2 方法二原理图页面上的 DRC 标记逐页浏览DRC 执行后会在出错位置生成图形标记。标记样式类似一个带圆圈的图形套在错误的引脚、网络或元件附近。逐页浏览的操作要点如下在项目管理器中分别打开每个原理图页面。查看图纸上是否存在 DRC 标记。点击或框选标记通常可以查看对应的错误提示信息。修复完当前页面的错误后再切到下一页。这种方法比较适合错误数量较少的情况。如果一张图上有上百个 DRC 标记肉眼扫描效率很低建议先看报告按错误类别批量归纳。这里要特别提醒DRC 标记在缩小时并不显眼也很容易被连线、位号文字遮挡。建议在浏览时关闭一些与检查无关的图层或显示项只保留元件、网络、DRC 标记能大幅减少视觉干扰。修改完一批错误后最好回到 DRC 对话框中重新运行一次检查。如果对话框里勾选了 Delete existing DRC markers则旧标记会被清除只保留新一轮运行产生的新标记这样就不会出现“旧标记没清、新标记叠加”的情况。6.3 方法三读取 DRC 报告文件并按坐标跳转报告文件是浏览全部 DRC 错误最稳定的来源。无论屏幕上有没有标记、窗口能不能双击报告文件都会整理出完整的错误清单。操作流程如下用文本编辑器打开 DRC 生成的报告文件。按顺序阅读第一行记录。报告中一般会写清楚错误类型、错误描述、原理图页码和坐标信息。在 Capture 编辑器中找到 Go To 命令输入报告中的页码和坐标。页面会自动移动或缩放至指定位置再结合图面上的 DRC 标记完成修复。不同版本的 Go To 菜单位置不完全一样可能在 Edit 或 View 菜单下也可能在右键菜单里。如果菜单找不到可以在原理图编辑界面的底部坐标栏上观察当前光标位置的 X、Y 值手动把视图移动到报告给出的坐标附近。当报告很长时人工逐条翻非常费时间。如果本机装有 PowerShell 或 Python可以用文本筛选手段先按关键字聚合错误。PowerShell 筛选 ERROR 行示例Select-String -Path D:\Project\DRC_Report\DRC_Report_20260216.drc -Pattern ERRORPython 按页码统计错误的示例import re from collections import defaultdict report_path D:/Project/DRC_Report/DRC_Report_20260216.drc sheet_stats defaultdict(int) with open(report_path, r, encodingutf-8, errorsignore) as f: for line in f: if ERROR in line: m re.search(rPage:\s*(\d), line) if m: sheet_stats[m.group(1)] 1 for sheet, cnt in sorted(sheet_stats.items(), keylambda x: int(x[0])): print(fSheet {sheet}: {cnt} errors)这个脚本的作用是快速统计“哪个页面错误最多”。报告格式在不同版本中字段有差异使用时把 Page 的匹配规则改一下即可。如果掌握正则表达式还可以在 VS Code、Notepad 中做更细的筛选。例如只提取所有 ERROR 行或者只统计某种类型的错误这会比人工翻报告高效得多。6.4 方法四部分版本提供的 DRC 浏览器表格部分 OrCAD Capture CIS 版本提供了 DRC 浏览器入口常见位置在 View - Browse 或类似菜单里面可能出现 DRC Errors、DRC Markers 等子项。这种表格方式会把全部 DRC 错误以列表形式展示出来包含页码、错误类型、错误描述相当于图形化的报告浏览器。双击表格行时编辑器一般会跳转到对应错误。如果你的版本菜单里没有这个入口不用纠结。使用 6.1 和 6.3 的方案已经可以完成同样的工作只是展示形态不同。6.5 浏览全部 DRC 错误的推荐执行顺序实际操作中我不建议从上到下一条一条修复建议按下面这个顺序处理先看 DRC 报告的 Summary确认总错误数和总警告数。用脚本或文本筛选按页码统计错误数量优先处理错误集中的页面。先修复所有 ERROR再处理 WARNING。同一页面内的错误从低到高按页码顺序逐条看避免来回切换图纸。每修完一个批量问题就删除旧 DRC 标记并重跑一次确保不会带着旧标记继续工作。7. 常见 DRC 错误类型与修复思路浏览 DRC 错误时能看懂错误含义比单纯会跳转更有用。下面列出 OrCAD 原理图阶段最高频的几类错误和对应处理方法。错误类型现象描述常见原因处理思路封装缺失原理图 DRC 提示封装 missing 或找不到封装元件没有指定封装封装库路径未配置封装名拼写不一致检查元件属性中的 PCB Footprint 字段确认封装库路径和封装名修复后重新更新元件单节点网络报错内容里出现 single node net或 net has only one pin连线只有一端有连接另一端断线或未连接到任何引脚按报告定位网络顺着走线检查是否漏连必要时重新画线悬空引脚警告引脚上出现 No Connect 相关 Warning输入引脚悬空或本来应该接上下拉/端接却没有接确认引脚是否有意悬空若有意悬空放置 NC 符号否则补上连接off-page 连接不匹配跨页网络提示连接失败或找不到对应端口不同页面的 off-page connector 网络名拼写不一致或只画了单边统一网络命名补全对端 off-page重跑 DRC重复位号报告提示 duplicate reference designator复制元件后没有重新编号使用 Annotate 重新编排位号确认位号无重复输出冲突或引脚连接异常电气规则 Error显示输出引脚互接或不同网络被错误连接同名网络意外连接、电源/地符号放置错误定位到具体引脚检查实际连接区分电源网络与普通信号网络“封装 missing”和“重复位号”这两类错误比较容易理解。封装缺失通常不是原理图连线问题而是元件库或封装库没配对好先检查元件属性里的 PCB Footprint 名称再检查 Options 中的库路径配置最后更新元件。重复位号则要用 Annotate 功能重新给整图排一次位号才能避免后续导出网表时出现网络归属混乱。还要区分 Error 与 Warning 的处理态度。Error 属于设计硬伤建议必须处理Warning 需要逐条查看含义后判断。比如“引脚悬空”这种 Warning如果该引脚本来就打算不接放上 NC 符号即可不需要强行连线。不能因为报告中 Warning 数量多就把阈值全部调成 Ignore那样下次真正出现问题时会漏掉信号。8. DRC 结果与 Cadence Allegro 的衔接原理图 DRC 跑完并不代表整个设计链路检查完毕。OrCAD Capture 的 DRC 处理的是电气连接和逻辑层面问题Allegro PCB Editor 里的 DRC 则负责间距、线宽、过孔、约束规则等物理层面问题。两者衔接关系如下OrCAD Capture 阶段先用 Design Rules Check 过滤电气连接错误。确认原理图没有 Error 后通过 Tools - Create Netlist 生成网表。网表导入 Allegro PCB Editor进行布局布线。Allegro PCB Editor 中再用 Constraint Manager 和动态 DRC 检查物理规则。换句话说原理图 DRC 是给 Allegro 做“前置预检”用的。如果在原理图阶段悬空引脚没处理导出网表后 Allegro 会提示网络缺失或引脚无连接如果有封装缺失导入网表时更会直接报错到那时再回原理图改返工成本更高。经常有人问“OrCAD 和 Allegro 怎么关联”。核心就在于Capture 里的元件符号必须绑定了正确的 PCB Footprint网表里才能带上封装信息Allegro 导入网表时会按照封装名去找 PCB 封装库找不到就会报错。所以原理图 DRC 阶段看到封装 missing不要拖到 Allegro 再处理先回到库路径和元件属性里解决干净。实际操作中OrCAD Capture 生成 OrCAD DRC错误如何快速定位？原理图检查与修复指南
跑完 OrCAD 的 DRC弹窗里显示多少个 Error、多少个 Warning真正的工作才刚刚开始错误到底在哪页原理图怎么从几十条错误里逐条定位为什么有的错误页面上看不到标记这三个问题几乎是每个用 OrCAD Capture / Allegro Design Entry CIS 画原理图的人都会卡住的地方。这篇就专门解决一件事OrCAD 跑完 DRC 之后怎么浏览全部 DRC 错误并且快速跳到错误位置去修复。内容会覆盖标准的 Design Rules Check 运行流程、四类常见浏览与定位方法、高频率出现的 DRC 错误类型处理思路以及原理图 DRC 和 Cadence Allegro PCB Editor 后续检查怎么衔接。核心操作路径以 OrCAD Capture / Allegro Design Entry CIS 16.6 到 17.4 的常见菜单为主老版本如果菜单叫法不一样也可以按同样的逻辑去找。每个步骤都按“在哪里打开、点了什么、看到什么、下一步做什么”来写。最好先保证原理图处于保存状态或者另存一份副本再操作因为 DRC 会在图纸上生成标记后面需要统一清理。1. OrCAD DRC 核心能力速览能力项说明检查入口Tools - Design Rules Check部分版本菜单位于 PSpice 菜单下名称可能为 Design Rules Check / DRC检查对象原理图电气连接关系单节点网络、悬空引脚、off-page 连接不匹配、层次端口错误、输出冲突、重复位号、封装缺失等输出结果结果弹窗或会话日志中的文字报告原理图页面上的 DRC 图形标记可保存的报告文件错误浏览方式结果窗口逐条双击跳转图纸页面标记查找报告文件按页面/坐标跳转部分版本的 DRC 浏览器表格检查范围当前设计 .dsn 内全部原理图页面支持跨页、跨层次检查与 Allegro PCB Editor 的关系本阶段只做原理图电气规则检查Allegro 中另有物理间距、线宽、约束类 DRC两者不能互相替代需要先明确一点很多新人把“OrCAD DRC”和“Allegro DRC”放在一起问其实它们不是同一个东西。OrCAD Capture 里跑的 DRC 检查的是原理图电气连接关系Allegro PCB Editor 里的 DRC 检查的是布线、间距、约束规则。本文讲的是前者但后文会单独讲和 Allegro 的衔接避免流程上断档。2. 适用场景与使用边界OrCAD 的原理图 DRC 适合用在以下场景原理图画完准备导出网表之前先确认有没有明显的电气连接错误。多人协作、分页图纸合图之后检查 off-page connector、层次端口是否成对。电路改版后确认修改过程中没有把原来的连接关系改坏。更换元件库或封装库之后检查新库是否引入引脚缺失、封装不匹配的问题。它不适合做的事情也要说清楚DRC 不会判断电路功能是否正确。一个设计如果原理上就有问题DRC 照样能通过。DRC 不能替代原理图评审。电源载流、信号完整性、器件选型这些内容需要设计人员自己 review。DRC 也不能检查 PCB 间距、线宽、过孔等物理规则这些要放到 Allegro PCB Editor 里做。DRC 报告的完整性依赖元件库和封装库配置是否正确库路径缺失时可能产生大量误报。另外涉及公司内部图纸、未公开产品资料时注意不要违反保密要求。元件库和封装库尽量使用公司统一库或官方正式库避免把来路不明的第三方库直接用于交付设计。3. 运行 DRC 前的环境准备OrCAD Capture 的运行环境不像 AI 工具那样对显卡有要求普通办公电脑即可流畅运行。准备阶段主要确认下面几项软件版本Cadence OrCAD Capture CIS 或 Allegro Design Entry CIS建议 16.6 及以上17.2、17.4 更稳定界面也更接近当前主流教程。工程文件打开你的 .dsn 原理图工程确认需要检查的根图和子图都在工程内部而不是单独打开的一个 .opj 或孤儿页面。设计备份DRC 会在原理图上自动放置标记运行前最好另存为一份副本方便对比修改前后的差异。库路径检查 Capture 的库路径配置确保设计中用到的元件符号库、封装库路径都存在。库路径缺失常导致封装 missing、器件找不到封装这类 DRC 报错。报告输出目录事先准备一个文件夹例如D:\Project\DRC_Report用来存放 DRC 报告文件方便后面批量查看和处理。如果当前设计是复杂分层结构建议先在项目管理器里选中 .dsn 根节点再运行 DRC这样可以确保检查覆盖到整个设计只停留在某一个 page 内操作时部分版本的菜单状态可能不一样容易造成“我明明跑了 DRC为什么没反应”的误解。4. 运行 DRC 前的规则配置打开入口在原理图设计环境中选择菜单 Tools - Design Rules Check。一部分版本会显示为 Design Rules Check 或 DRC也有部分 17.x 安装包把入口放在 PSpice 菜单下。打开后是 Design Rules Check 对话框里面有若干页签和选项。新手第一次接触不建议把所有规则都打开也不建议一上来就关掉一堆。先保持默认理解每个选项的含义后再按项目要求调整。以下几个选项在浏览 DRC 错误时影响很大建议按实际情况开启选项作用建议Create DRC markers for warnings为 Warning 级别的 DRC 结果也生成图纸上的标记建议勾选否则 Warning 只能从报告里看到图形上没有提示Check single node nets检查单节点网络即只有一端连接、另一端悬空的网络建议勾选这类问题很常见Check no connect pins检查 NC 符号处理不当的引脚建议勾选Check off-page connector connections检查不同页面的 off-page connector 是否连接成对分层多页设计必选Delete existing DRC markers运行前删除旧 DRC 标记建议保持勾选否则新旧标记混在一起会干扰定位对话框里的“电气规则”页签通常会以列表方式展示各种检查规则每条规则可以设置错误等级Error、Warning、Ignore。这里的默认等级适合大多数设计不要为了“让 DRC 清零”而把所有规则改成 Ignore那会掩盖真实问题。报告文件相关设置也很重要。DRC 对话框里可以指定报告输出文件名和路径推荐按日期命名例如DRC_Report_20260216.drc报告文件生成后保存在磁盘上。后面浏览全部 DRC 错误时报告是最可靠的依据即使画布里的图形标记因为缩放、隐藏等原因看不见报告里的文字记录也还在。5. 运行 DRC 的完整操作流程以整张设计为检查对象的标准流程如下在项目管理器或原理图编辑页面确认当前激活的是 .dsn 根节点。打开 Tools - Design Rules Check。在 Design Rules Options 页签按第 4 节表格勾选需要的检查项。在报告文件路径中填好输出位置例如D:\Project\DRC_Report\DRC_Report_20260216.drc。点击运行或 OK 按钮等待检查执行。检查完成后弹窗或底部信息窗口会给出错误数量、警告数量摘要。如果摘要显示 0 Error、0 Warning先不要直接认为设计没问题回到报告文件和页面上确认有没有把检查范围选错。运行中要注意观察底部 Session Log 或 Output 窗口的输出内容。OrCAD 跑 DRC 时常见输出格式类似Checking design: MY_DESIGN Checking electrical rules ERROR [DRC0004] Possible pin type conflict on Net N0001 (Page 2) WARNING [DRC0005] Single node net: N00034 (Page 5)不同版本的具体字段写法会有差别但通常都会包含错误等级、关键字、页码等信息。读到这些内容后就可以进入浏览环节了。6. 浏览全部 DRC 错误的核心方法浏览 DRC 错误首要原则不是“在图纸上肉眼找红色圆圈”而是学会从文字报告中获取页码和坐标再快速跳转。下面按效率从高到低给出几种方法按自己版本支持的情况选择。6.1 方法一Session Log / Output 窗口逐条双击跳转运行完 DRC 后底部的 Session Log 或 Output 窗口会刷新出所有 DRC 结果。多数版本支持直接双击某一条错误信息编辑器会自动打开对应原理图页面并定位到出错对象附近。操作步骤DRC 运行完成后切到底部的 Session Log 窗口。找到第一条 ERROR 或 WARNING 记录。双击这一行观察原理图编辑器是否自动切换到对应页面。如果双击后没有反应尝试右键点击该行看看菜单里有没有 Go to、Go To Page、Locate 之类的跳转命令。跳转成功后在页面上找到 DRC 图形标记确认错误的引脚、网络或元件。如果当前版本双击没有跳转功能也不要硬找。直接使用报告文件里的坐标配合 Go To 功能一样可以定位。6.2 方法二原理图页面上的 DRC 标记逐页浏览DRC 执行后会在出错位置生成图形标记。标记样式类似一个带圆圈的图形套在错误的引脚、网络或元件附近。逐页浏览的操作要点如下在项目管理器中分别打开每个原理图页面。查看图纸上是否存在 DRC 标记。点击或框选标记通常可以查看对应的错误提示信息。修复完当前页面的错误后再切到下一页。这种方法比较适合错误数量较少的情况。如果一张图上有上百个 DRC 标记肉眼扫描效率很低建议先看报告按错误类别批量归纳。这里要特别提醒DRC 标记在缩小时并不显眼也很容易被连线、位号文字遮挡。建议在浏览时关闭一些与检查无关的图层或显示项只保留元件、网络、DRC 标记能大幅减少视觉干扰。修改完一批错误后最好回到 DRC 对话框中重新运行一次检查。如果对话框里勾选了 Delete existing DRC markers则旧标记会被清除只保留新一轮运行产生的新标记这样就不会出现“旧标记没清、新标记叠加”的情况。6.3 方法三读取 DRC 报告文件并按坐标跳转报告文件是浏览全部 DRC 错误最稳定的来源。无论屏幕上有没有标记、窗口能不能双击报告文件都会整理出完整的错误清单。操作流程如下用文本编辑器打开 DRC 生成的报告文件。按顺序阅读第一行记录。报告中一般会写清楚错误类型、错误描述、原理图页码和坐标信息。在 Capture 编辑器中找到 Go To 命令输入报告中的页码和坐标。页面会自动移动或缩放至指定位置再结合图面上的 DRC 标记完成修复。不同版本的 Go To 菜单位置不完全一样可能在 Edit 或 View 菜单下也可能在右键菜单里。如果菜单找不到可以在原理图编辑界面的底部坐标栏上观察当前光标位置的 X、Y 值手动把视图移动到报告给出的坐标附近。当报告很长时人工逐条翻非常费时间。如果本机装有 PowerShell 或 Python可以用文本筛选手段先按关键字聚合错误。PowerShell 筛选 ERROR 行示例Select-String -Path D:\Project\DRC_Report\DRC_Report_20260216.drc -Pattern ERRORPython 按页码统计错误的示例import re from collections import defaultdict report_path D:/Project/DRC_Report/DRC_Report_20260216.drc sheet_stats defaultdict(int) with open(report_path, r, encodingutf-8, errorsignore) as f: for line in f: if ERROR in line: m re.search(rPage:\s*(\d), line) if m: sheet_stats[m.group(1)] 1 for sheet, cnt in sorted(sheet_stats.items(), keylambda x: int(x[0])): print(fSheet {sheet}: {cnt} errors)这个脚本的作用是快速统计“哪个页面错误最多”。报告格式在不同版本中字段有差异使用时把 Page 的匹配规则改一下即可。如果掌握正则表达式还可以在 VS Code、Notepad 中做更细的筛选。例如只提取所有 ERROR 行或者只统计某种类型的错误这会比人工翻报告高效得多。6.4 方法四部分版本提供的 DRC 浏览器表格部分 OrCAD Capture CIS 版本提供了 DRC 浏览器入口常见位置在 View - Browse 或类似菜单里面可能出现 DRC Errors、DRC Markers 等子项。这种表格方式会把全部 DRC 错误以列表形式展示出来包含页码、错误类型、错误描述相当于图形化的报告浏览器。双击表格行时编辑器一般会跳转到对应错误。如果你的版本菜单里没有这个入口不用纠结。使用 6.1 和 6.3 的方案已经可以完成同样的工作只是展示形态不同。6.5 浏览全部 DRC 错误的推荐执行顺序实际操作中我不建议从上到下一条一条修复建议按下面这个顺序处理先看 DRC 报告的 Summary确认总错误数和总警告数。用脚本或文本筛选按页码统计错误数量优先处理错误集中的页面。先修复所有 ERROR再处理 WARNING。同一页面内的错误从低到高按页码顺序逐条看避免来回切换图纸。每修完一个批量问题就删除旧 DRC 标记并重跑一次确保不会带着旧标记继续工作。7. 常见 DRC 错误类型与修复思路浏览 DRC 错误时能看懂错误含义比单纯会跳转更有用。下面列出 OrCAD 原理图阶段最高频的几类错误和对应处理方法。错误类型现象描述常见原因处理思路封装缺失原理图 DRC 提示封装 missing 或找不到封装元件没有指定封装封装库路径未配置封装名拼写不一致检查元件属性中的 PCB Footprint 字段确认封装库路径和封装名修复后重新更新元件单节点网络报错内容里出现 single node net或 net has only one pin连线只有一端有连接另一端断线或未连接到任何引脚按报告定位网络顺着走线检查是否漏连必要时重新画线悬空引脚警告引脚上出现 No Connect 相关 Warning输入引脚悬空或本来应该接上下拉/端接却没有接确认引脚是否有意悬空若有意悬空放置 NC 符号否则补上连接off-page 连接不匹配跨页网络提示连接失败或找不到对应端口不同页面的 off-page connector 网络名拼写不一致或只画了单边统一网络命名补全对端 off-page重跑 DRC重复位号报告提示 duplicate reference designator复制元件后没有重新编号使用 Annotate 重新编排位号确认位号无重复输出冲突或引脚连接异常电气规则 Error显示输出引脚互接或不同网络被错误连接同名网络意外连接、电源/地符号放置错误定位到具体引脚检查实际连接区分电源网络与普通信号网络“封装 missing”和“重复位号”这两类错误比较容易理解。封装缺失通常不是原理图连线问题而是元件库或封装库没配对好先检查元件属性里的 PCB Footprint 名称再检查 Options 中的库路径配置最后更新元件。重复位号则要用 Annotate 功能重新给整图排一次位号才能避免后续导出网表时出现网络归属混乱。还要区分 Error 与 Warning 的处理态度。Error 属于设计硬伤建议必须处理Warning 需要逐条查看含义后判断。比如“引脚悬空”这种 Warning如果该引脚本来就打算不接放上 NC 符号即可不需要强行连线。不能因为报告中 Warning 数量多就把阈值全部调成 Ignore那样下次真正出现问题时会漏掉信号。8. DRC 结果与 Cadence Allegro 的衔接原理图 DRC 跑完并不代表整个设计链路检查完毕。OrCAD Capture 的 DRC 处理的是电气连接和逻辑层面问题Allegro PCB Editor 里的 DRC 则负责间距、线宽、过孔、约束规则等物理层面问题。两者衔接关系如下OrCAD Capture 阶段先用 Design Rules Check 过滤电气连接错误。确认原理图没有 Error 后通过 Tools - Create Netlist 生成网表。网表导入 Allegro PCB Editor进行布局布线。Allegro PCB Editor 中再用 Constraint Manager 和动态 DRC 检查物理规则。换句话说原理图 DRC 是给 Allegro 做“前置预检”用的。如果在原理图阶段悬空引脚没处理导出网表后 Allegro 会提示网络缺失或引脚无连接如果有封装缺失导入网表时更会直接报错到那时再回原理图改返工成本更高。经常有人问“OrCAD 和 Allegro 怎么关联”。核心就在于Capture 里的元件符号必须绑定了正确的 PCB Footprint网表里才能带上封装信息Allegro 导入网表时会按照封装名去找 PCB 封装库找不到就会报错。所以原理图 DRC 阶段看到封装 missing不要拖到 Allegro 再处理先回到库路径和元件属性里解决干净。实际操作中OrCAD Capture 生成