说实话SK海力士放出 5-Bit NAND 消息的那天我身边不少做存储的朋友都在转同一句话“读取速度比传统 PLC 快 20 倍”。我当时第一反应是——是不是看错了5-bit 的 PLC 也能谈读取速度过去几年凡是碰过 QLC 项目的人都知道每多存 1 bit读取侧要还的“债”有多重。SK 海力士这次把 5-bit NAND 的读取性能拉到传统 PLC 产品的 20 倍等于把“不可能”三个字从 NAND 技术词典里划掉了一笔。这篇文章就想把它彻底盘明白5-Bit NAND 到底是什么传统 PLC 到底慢在哪快 20 倍是怎么做到的以及它对整个闪存行业意味着什么。1. 先把名字拆明白5-Bit NAND、PLC 与那串“快 20 倍”1.1 从 SLC 到 PLC 的演进路线要理解 5-Bit NAND先得理解 NAND 闪存最核心的存储逻辑一个存储单元Cell通过捕获不同数量的电荷来表达不同的数据状态。每格能存几位决定了它叫几级单元。单元类型每格位数电压状态数相对容量密度典型难点SLC1 bit2 种基准 1x成本高容量低MLC2 bit4 种约 2x寿命与速度开始打折TLC3 bit8 种约 3x写入放大、干扰变多QLC4 bit16 种约 4x读取余量变小纠错压力大PLC5 bit32 种约 5x可靠性、读取速度、良率全面承压从 TLC 到 QLC 的过程中业界已经付出了三代主控、纠错算法和制造工艺的迭代代价。而 PLC 意味着把一个单元硬生生塞进 32 种电荷状态把原本 QLC 时期就已经很窄的电压窗口再切分成两倍。过去几年行业内虽然一直在实验室里提 PLC但真正敢说“量产”的几乎没有原因很简单在物理规律面前纸面参数再好看都没用。SK 海力士这次入选的并不是 PPT 技术而是明确了容量的芯片原型这本身就说明制造端已经迈过了一个巨大门槛。1.2 标题里的“PLC”到底指什么很多人看到“PLC”第一反应是工业控制器可编程逻辑控制器那个 PLC。在 NAND 语境里PLC 是 Penta Level Cell 的缩写翻译过来就是“五级单元”也就是每格存 5 bit 的闪存单元。这里我和大家一样得先帮自己避个坑如果拿工业 PLC 的逻辑去理解存储标题你会觉得完全摸不着头脑。更关键的对比对象是“传统 PLC”。这里说的传统 PLC指的是此前已经出现在少量产品线或工程样品中的 5-bit NAND 方案。这类方案虽然存储密度高但有一个致命短板读取数据时需要反复检测 32 个电平状态信号判定路径长、采样开销大导致读取速度惨不忍睹。SK 海力士这次说的“读取速度比传统 PLC 快 20 倍”就是在和这个老方案对比。换句话说大家不是没见过 5-bit NAND而是之前那个 5-bit NAND 快不起来现在有人在同一个密度目标下把速度这条腿补上了。1.3 为什么这次是“里程碑”SK 海力士的 5-Bit NAND 并不是一个简单的实验室演示。从公开信息看它已经做到 40GB 级别的存储密度并且明确往“年底量产”的目标推进。在存储行业能不能从晶圆走向 SSD 成品是判断技术是否落地的分界线。我观察下来这次事件真正的分量在于三点第一次把 PLC 从“学术可行性”推向“工程可制造性”读取性能的飞跃改变了 PLC 只能做“冷数据坟墓”的刻板印象给后续大容量企业级 SSD 的路线图腾出了一条比 QLC 更激进的密度通道。对普通消费者来说可能感觉不到这则新闻的直接冲击。但对做服务器存储、数据中心采购和主控固件开发的人来说这是一个需要立刻评估的变量。接下来我们一层层剥开看这 20 倍到底怎么来的。2. 难啃的骨头5-Bit NAND 到底难在哪2.1 电压窗口被挤到“毫米级”NAND 单元是靠电荷阱里的电子数量来区分状态的。写入时主控控制电压把定量电子注入浮栅或电荷俘获层读取时通过测量单元的阈值电压判断它落在哪个状态区间。SLC 只需要分两个区间TLC 要分八个QLC 十六个PLC 则要分三十二个。关键问题在于整个可用的阈值电压范围并不是无限的。为了保证器件寿命和可编程性设计者不可能把电压范围无限拉高所以状态数越多每个状态能分到的“电压宽度”就越窄。QLC 时代相邻状态的电压差已经小到要以毫伏为单位去算PLC 再翻一倍相当于本来就很窄的窗口再次对半切。我常给非技术朋友打一个比方你原来用一把一米长的尺子量十个人后来要量三十二个人尺子长度不变每个人之间只差两三厘米稍微抖一下手就分不清谁是谁了。NAND 里的“抖一下手”对应的是温度漂移、电荷泄漏、相邻单元的干扰。窗口变窄带来的直接后果是读取时误判率升高。为了降低误判控制器必须做更多次的辅助读取、偏移读取和纠错重读每一次“额外动作”都在拖慢速度。这就是传统 PLC 读取慢的第一个根源不是产品不想快而是物理层已经很难给你快的机会。2.2 干扰与数据保持力两大杀手除了电压窗口本身变窄PLC 还面临着几个在 TLC/QLC 时代就已经很头疼的问题只不过在 5-bit 架构下这些问题的杀伤力被放大数倍。第一个是单元间干扰。3D NAND 堆叠层数越来越高相邻存储单元之间的距离越来越近当你要写某一个单元时电荷耦合效应会顺带改变旁边单元的阈值电压。在 PLC 的窄窗口体系里这种“顺带改变”可能直接让一个状态跳进另一个状态造成误码。第二个是读取干扰。读取某个字线时同一块内其他未被选中的字线也会承受一定的电压应力久而久之未读取的单元阈值电压会偏移。PLC 因为每个状态区间极窄对偏移的容忍度极低读取干扰带来的错误率会成倍上升。第三个是电荷保持能力也就是 retention。数据写入后电荷会缓慢流失温度越高流失越快。如果写入时你是按 32 个精密台阶分配电荷的那么过了一段时间每个台阶都往下塌一点边缘状态甚至可能直接掉出合法区间。这就是为什么我在评估 PLC 方案时一定会关注它的“数据保持时间”参数而不是只看峰值容量。2.3 良率与寿命的工程代价物理层面的难点最终都会转化为制造和测试的巨额成本。PLC 单元需要非常精细的写入控制工艺波动稍微大一点晶圆上就会有大量单元的初始电压分布超出规格。这就导致晶圆良率下降同一片晶圆能切出的合格 die 变少出厂测试时间拉长32 状态的全量读写测试序列复杂度远高于 TLC主控纠错负担加重需要更强的 LDPC 纠错引擎和更大的冗余空间用户侧写入寿命下降因为窄窗口要求写入精度高反复精调会消耗更多编程脉冲循环。所以传统观点认为PLC 就是拿速度、寿命换容量适合“写一次、读一百年”的归档场景。SK 海力士这次的突破正是因为它在保持 5-bit 密度的同时把“读”这个场景捞了回来。所以我一直说看 NAND 技术不能只看容量数字要连读、写、保持、耐久四个维度一起看。3. 快 20 倍背后的技术拆解读取速度为什么能拉到这个量级3.1 传统 PLC 为什么慢要理解“快 20 倍”得先搞清楚传统 PLC 在读取链路里到底卡在哪几个环节。读取一次 NAND 数据并不只做一次电压比较它是一个多步骤流水线将目标字线加上读取电压通过感测放大器检测单元的导通电流或电压把模拟量与一组参考电平比较根据比较结果输出二进制数据如果纠错失败还要额外做偏移读取或重读。传统 PLC 的 32 状态决定了它必须做更多次的电平比较。每次比较都需要等待感测放大器稳定下来这个过程是纯硬件延迟省不掉。而且 32 状态意味着每个状态区间更窄初始读取的成功率更低一旦主控发现错误率过高就会触发读取重试流程来回做多轮偏移采样。这种“正常读 重试读”的循环在多颗 die 并行时还会形成严重的排队效应把整体吞吐拖到非常难看。最近几年也有厂商通过优化感测放大器和读取电压序列来改善 QLC 读取但本质上还是在“窄窗口里做精细活”。到了 PLC这些优化手段碰到了天花板单纯靠硬件微调已经无法挽回数量级的差距。3.2 提速路径的合理推测与常见实践SK 海力士没有公开全部技术细节对做技术的人来讲这反而更像一场开卷猜答案。根据存储行业的公开积累和 3D NAND 设计的通用逻辑我判断 20 倍的读取提升至少叠加了以下几类手段以下属于基于行业常见实践的推演具体以官方后续技术文档为准。第一按有效位拆分读取。NAND 页里存的 5 bit 并不是“平权”的。每个存储单元对应的 5 个比特位在逻辑页中的重要性不同。部分高位页对电压状态的区分要求更严格部分低位页则相对宽松。可以把读取路径拆成“快速需求的位”和“精确需求的位”对快速位用更精简的判定流程对精确位才走完整 32 态检测。这样在绝大多数读取请求只需命中部分位时整体延迟大幅缩短。第二优化感测放大电路。通过改进模拟前端让感测放大器在更短时间内完成电压比较和信号锁定减少每次判断所需的稳定时间。单个操作省下的时间是纳秒级的但累计到整页、整块和整盘后差异非常可观。这个方向我记得 QLC 时代已经有一些厂商在推PLC 上把它做到极致属于合理演进。第三智能缓存与预取。把经常读取的页放到更快的缓存介质比如 SLC cache里或者根据固件的读取模式预测下一组需要访问的数据提前发送读取命令。传统的 PLC 因为读取本身就慢缓存命中率再高也救不回来现在读取路径变快之后缓存策略的杠杆效应会被放大让实际用户体验到“等比 20 倍”以外的额外加速。第四更强大的纠错前判断逻辑。传统 PLC 一开始读出来的数据往往错误率比较高需要主控反复猜参考电平。如果能通过 AI 或统计模型预测当前闪存块的最佳读取偏移一上来就命中正确的参考电平就能省掉大部分重读动作。这一块在 QLC 中后期已经成为标配PLC 时代只会更依赖。我把这些路径概括成一句话传统 PLC 是在“窄门里慢慢摸”新方案是“先在宽道上跑再精准进门”。20 倍并不玄学它来自对读取流程全面重构。3.3 一个粗粒度的读取流程对比用流程图的方式看会更直观。传统 PLC 读取一个逻辑页大概是这个路径根据逻辑地址定位物理页下发读取命令感测放大器做第一轮电平采样输出初始数据LDPC 纠错发现码率过高触发偏移读重新调整参考电平再采样、再输出循环 2-3 轮直到纠错通过把最终数据交给主控缓存。新方案在理想情况下的路径可能是这样固件根据状态表定位物理页下发快速读取模式先读关键位感测放大器一次完成 32 状态中若干关键状态的判定依据模型直接给出最优参考偏移跳过大部分重读只对置信度低的子区域做二次确认输出数据交给主控。对比下来传统方案的平均读延迟可能高达几十到上百微秒级别新方案如果能把常规读延迟压到几微秒级别吞吐量的提升就是数量级的。叠加多 die 并发时省下的排队时间从单次读取看是 20 倍并不夸张。当然我必须强调这是基于存储工程逻辑的推演。包含具体电路细节的官方论文和 ISSCC 报告出来以后再去验证也不迟。但不管黑盒里装的什么结果导向PLC 的读取瓶颈被突破了这对整个行业的意义非常大。4. 落地之后影响有多大应用场景与产业连锁反应4.1 最直接受益的场景读取速度被拉起来之后5-Bit NAND 的应用边界就变了。过去 PLC 只敢讨论“冷数据分层存储”“合规归档”“永不覆写的素材库”这类场景因为没人会愿意把高频读取的数据放在一个慢速设备上。现在读取性能翻了 20 倍很多此前由 QLC 甚至 TLC 把守的场景突然变成了 PLC 的候选区。我最看好的几个场景第一个是大型云厂商的冷热数据缓存盘。数据先到热盘使用率降低后迁到冷盘。冷盘的读取频率不高但依然要求“偶尔拿的时候别太慢”。传统 PLC 的延迟让这种体验很差新方案能把冷盘读取拉到接近 QLC 的程度就能显著降低整体存储成本。第二个是 AI 训练中的海量样本存储。样本集很大但单条样本读取并不频繁真正消耗的是存储容量。PLC 在单位成本上的优势会让这部分存储采购明显受益。第三个是视频监控和内容分发网络。这些业务以顺序写入和多副本读取为主读取量和并发度需要一定的带宽PLC 的新读取性能已经能够兜住。4.2 对 SSD 主控和固件生态的影响芯片做得再快最终还是要靠 SSD 主控把它变成稳定可用的产品。PLC 量产之后最焦虑的其实是主控厂商。原因在于5-bit NAND 对主控的纠错能力、坏块管理、电压状态追踪、读取偏移预测都提出了比 QLC 更高一档的要求。具体来说主控需要做到几点一是更强的 LDPC 引擎。处理 32 状态 NAND 的软信息量比 16 状态大得多硬判决已经不够用需要更高效的软判决迭代。二是更智能的状态学习机制。主控要能根据每颗 die 的实时工作状态动态调整参考电平而不是依赖出厂固定参数。三是更精细的 QoS 调度。快速位和精确位的读取请求混在一起如果调度不好反而会产生额外的排队延迟。这些能力的开发周期都不短留给主控厂商的时间窗口其实很紧。另外供应链格局也会变化。SK 海力士在 NAND 领域的产能和市场份额本来就不弱一旦 5-bit 方案在大容量 SSD 上站稳会给竞争对手带来很大的成本压力。我预计接下来一段时间三星、铠侠、美光等厂商会加快公布自己在 5-bit 或等效密度方案上的进度整个市场的技术竞赛会进入一个更激烈的阶段。4.3 成本账怎么算从单位比特成本看PLC 有着天然优势。同样一片晶圆能做出来的容量更大分摊到每 GB 的制造成本更低。但是总成本不能只看晶圆成本还要加上主控成本、测试成本、可靠性补偿成本比如预留更多的备用块和售后维保成本。我在评估这类新技术时会习惯性地拆一个简单模型硬件成本PLC die 单价 主控 外围元器件。运维成本功耗、故障率、返修率。性能成本读写延迟、IOPS 是否满足业务需求。容量利用率低密度 NAND 预留空间需求更大实际可用容量打折。按这个模型5-bit NAND 在“只读多、写少、容量大”的业务里性价比会非常突出但如果是写密集型的数据库 OLTP 场景它的优势会被寿命和高延迟抵消。所以结论不应该是“PLC 会取代 TLC”而是“PLC 把大容量存储市场又切走了一块”。5. 常见误区与避坑速查5.1 关于 5-Bit NAND 的五个误区误区真相5-bit NAND 就是 QLC 的下一代读写都更快它密度更高但写入和寿命依然不如 TLC这次突破主要针对读取PLC 读取快 20 倍那我可以直接把它当 TLC 用读取快不代表随机写、持续写和寿命能对标 TLC容量越大越好PLC 肯定适合所有存储需求只适合读多写少、容量敏感的场景5-bit 纠错难主控随便改改就行需要全新的 LDPC 软判决能力和状态学习机制量产消息出来产品马上就能买到从芯片到 SSD 成品、再到云厂商采购落地通常还需要半年到一年这些误区在社区里每天都在出现。我建议大家看 SK 海力士这类新闻时一定要看后缀主语的限定这次说的是读取速度比传统 PLC 快 20 倍不是“全方位碾压”。如果谁拿它跟优化得很好的 QLC 旗舰比随机写入那是拿错剧本了。5.2 我的实操观察我过去在测试 QLC 盘的时候最头疼的就是固件把绝大部分资源花在写侧读取一旦触发重读就“卡成狗”。所以这次看到 PLC 读取提速我反而更关心它会不会重蹈覆辙写侧不行就堆缓存缓存刷不下去就掉速。等真机到手我打算重点测几个项目顺序读全盘观察 4K 对齐下的稳态吞吐持续写入把 SLC cache 耗光后看读取延迟是否反弹高温老化 72 小时后检查 retention 相关读取重试率混合读写压力下看 QoS 的 P99 延迟表现。这些才是决定 PLC 能不能进生产环境的硬指标。厂商发布会上的 20 倍数字只是入场券。另外我建议大家关注相关半导体会议的后续论文尤其是 ISSCC 和 IEDM 上如果有 SK 海力士关于 5-bit NAND 的详细设计分享那才是真正值得逐行精读的资料。6. 一点个人体会NAND 技术演进这么多年核心逻辑从来没有变过用工程上的复杂性换取每一比特成本的下降。SLC 到 MLC 是这样TLC 到 QLC 是这样现在 QLC 到 PLC 也是这样。SK 海力士能把 5-bit NAND 的读取速度拉到传统 PLC 的 20 倍实质上就是又把“复杂度”往前推了一大步让 PLC 在产业链上有资格进入主流选项。我在实际跟进这类技术时最大的心得是永远不要用单一代际的思维去判断产品。今天 PLC 读取变快了明天可能有厂商把写入寿命提上来后天主控厂商可能把它调度得比 QLC 还顺手。技术是迭代的判断也要跟着迭代。最后分享一个小技巧看到“XX 倍速度提升”的新闻时先问三个问题——对比对象是谁、前提条件是什么、后续有没有量产时间表。把这三个问题回答清楚你就能比 90% 的围观群众更懂这条新闻的真实分量。