简介面向新能源并网发电与电力电子控制领域研究者的VSG控制策略仿真资料包针对不平衡电网电压下三相电流失衡问题给出基于正负序分离与正负序控制的完整解决方案并引入电压电流双环控制结构实现负序分量抑制与输出电流平衡。压缩包共4个文件以Simulink仿真模型slx、MATLAB脚本m、运行说明txt等为主整体大小1.78MB结构紧凑便于直接搭建运行与对照修改。已有753人学习下载适用于需要快速理解VSG不平衡控制原理、开展仿真验证或撰写课程论文的本科生、研究生及工程技术人员。资料内附相关文档和参考文献可结合控制框图与源码步骤掌握正负序分离、双环参数整定及不平衡工况下的电流平衡实现思路为后续算法改进和实验验证提供参考。1. 不平衡电网下VSG控制三相电流平衡的切入点并网点电压出现 5% 的负序分量时虚拟同步发电机VSG的三相电流很容易从对称状态直接变成“一相偏大、两相偏小”的不平衡形态。问题不在线路阻抗而在 VSG 本质上是电压源——电压环生成的参考电压只含正序基波负序电压差只能靠连接电抗上的自然回路去“硬扛”。扛的结果是负序电流升高、直流母线出现 100Hz 振荡严重时触发过流保护。标题要解决的正是让 VSG 在不平衡电网电压下把控制目标从“维持内电势正弦”切换为“维持三相电流平衡”。这个切换不是加大 PI 增益能做到的需要在 VSG 惯量支撑链路之外单独加一条负序电流抑制通路。2. VSG常规架构面对不平衡电压为什么失效2.1 VSG的功率环与电压参考生成逻辑先回顾 VSG 的常规控制链路。顶层是有功-频率环和无功-电压环常见做法是有功环模拟转子运动方程 J·dω/dt P_ref − P_e D·(ω_g − ω)输出角频率 ω 并积分出相位 θ无功环用积分或者下垂方程生成电压幅值 E合成电压参考 u_ref_dqu_ref_dq 经过反 Park 变换得到三相参考电压送入电压电流双闭环或直接电流内环。外层功率环带宽通常只有几赫兹到几十赫兹内层电流环带宽能做到几百赫兹甚至上千赫兹。这套结构在电网三相电压对称时没有问题因为 u_ref 只含正序基波内环跟踪的是平滑的正序参考量。不平衡电网电压下PCC 处电压包含负序分量。VSG 输出的滤波电容电压负序分量与电网负序电压之间出现差值这个差值施加在线路电感上直接产生负序电流。关键点在于常规 VSG 的电压参考中根本没有负序分量对应的指令所以负序电流不受控制三相电流自然失去对称性。2.2 负序电压在正序dq坐标系下的100Hz扰动路径从坐标变换的角度看负序基波电压在正序旋转 dq 坐标系下表现为一个角速度为 2ω 的交流量。以 50Hz 系统为例负序分量在正序 dq 轴上是 100Hz 的正弦扰动。这意味着电压环的给定虽然是直流量但实际被控量滤波电容电压中混入了 100Hz 扰动。电压环若要完全消除这个扰动必须在这个频率点上拥有足够高的开环增益。但 VSG 外层电压环为了稳定带宽设计得比较低——典型值在 50100Hz对 100Hz 分量已经出现明显增益衰减和相位滞后基本不具备抑制能力。更隐蔽的一个问题是功率耦合。负序电压与正序电流作用会产生 100Hz 的瞬时功率振荡这个振荡进入有功-频率环后会让 VSG 输出的角频率 θ 中出现二倍频抖动。θ 一旦抖动整个参考电压的相位都被污染电流波形会进一步畸变。实际仿真里如果只盯着三相电流看会误以为是电流环参数问题其实是功率环引入了二次扰动。2.3 双闭环带宽的硬约束靠调PI抑制负序电流不现实有人会想把电压环或电流环的 PI 调高是不是就能压住 100Hz答案是否定的原因有二。第一电压环带宽受 LCL 滤波器谐振频率和数字控制延时的双重限制。要保证 100Hz 处有足够抑制能力电流环带宽通常要推到 500Hz 以上这会让控制对象对电网阻抗变化极为敏感参数稍微偏移就可能引发谐振峰抬升。第二VSG 外环本身是低带宽设计。J 和 D 决定了频率响应特性如果把功率环带宽拉高虚拟惯量提供的频率支撑效果就会被削弱——这等于把 VSG 调成了普通电流源逆变器与标题要保留的同步机特性相矛盾。下面的表给出常见扰动成分对应的频率与抑制所需带宽的参考关系扰动成分在正序dq坐标系下的频率要抑制所需内环带宽电网负序电压基波100Hz≥300Hz且要留相位裕量电网5次谐波300Hz≥600Hz工程上很难兼顾PWM与采样延时—通常限制带宽为开关频率的 1/10~1/5结论很清楚与其提高原内环带宽去硬压负序扰动不如把负序电流单独分离出来用一个独立的控制通路去处理。3. 对称分量法与正负序分离电流平衡控制的数学前提3.1 瞬时功率的交叉项负序电压如何制造二倍频振荡不平衡工况下电网电压和 VSG 输出电流都可以拆成正序与负序两部分在静止 αβ 坐标系下写成u u_p u_ni i_p i_n瞬时功率 p 1.5·Re(u · conj(i))展开后有四项u_p 与 i_p 作用产生直流功率项u_n 与 i_n 作用也产生直流项但幅值较小u_p 与 i_n 交叉项产生 cos(2ωt) 振荡u_n 与 i_p 交叉项同样产生 cos(2ωt) 振荡。这个推导说明一个硬约束只要负序电流存在瞬时功率里必然带有 100Hz 振荡。反过来若要强行消除功率振荡负序电流就不可能为零三相电流必然不对称。两个目标之间是数学上的互斥关系无法同时满足。在 VSG 控制策略中必须明确这一点。功频环依赖有功功率反馈功率振荡会直接表现为转速波动所以“保持三相电流平衡”与“保持输出功率平稳”之间存在真实的设计取舍不是靠调参能同时实现的。3.2 电流平衡与功率恒定两个相互冲突的控制目标工程上从不平衡工况的并网需求出发两个控制目标都有实际应用场景控制目标三相电流状态有功功率适用场景负序电流为零三相完全对称含100Hz振荡并网电流质量要求高、避免过流跳闸瞬时功率恒定三相可能不对称无振荡直流侧接电池或发电机对功率脉动敏感针对标题“实现不平衡电压下控制三相电流平衡”主目标明确选择负序电流为零。实际调试时可以先把负序电流环做成 i_ref_n 0 的版本验证算法再根据直流侧特性决定是否改成功率恒定的折中方案。折中方案也很常见将负序电流参考值设定为按功率振荡为零反解出来的值通过实时计算 u_p、u_n、i_p 得到 i_ref_n让功率振荡与电流质量按权重分配。这个做法保留了两个目标各自的优点但运算量增加还需要锁相环提供稳定的正负序相位——一般情况下不建议在仿真验证初期就做。3.3 正负序分离的工程实现陷波器、DSC与DSOGI对比正负序分离是实现整个控制策略的前置环节常见三种实现方式陷波器法。在正序 dq 坐标系的 100Hz 处挖一个陷波把负序分量滤掉或提取出来。结构最简单但陷波越深动态响应越慢对电网频率偏移也很敏感。电网从 50Hz 漂到 49.8Hz 时100Hz 陷波点不再准确效果明显下降。DSC延迟信号消除。在静止 αβ 坐标系中把当前信号延迟 1/4 个电网周期与当前信号相加或相减即可分离正负序。实现简单只需要两组环形缓冲仿真中最常用。缺点是延迟时间固定频率偏差大时分离不够干净。DSOGI双二阶广义积分器。用两个 SOGI 产生正交信号再通过变换分离正负序。对频率偏移鲁棒性最好但参数整定复杂工程部署成本高。分离方法实现位置优点缺点工程使用频率陷波器正序dq轴代码最简单频率偏移敏感少见DSC静止系实现直观、无锁相环依赖固定延迟仿真首选DSOGI静止系鲁棒性好参数多产品中常见仿真搭建 VSG 时我一般先用 DSC 跑通整体逻辑再按需求替换成 DSOGI。4. VSG内环叠加负序电流抑制链路的控制策略设计4.1 控制策略整体结构正序走VSG通道负序走独立电流环整个控制策略的主体思路是“分而治之”正序电流继续由原 VSG 的功率环和电压环控制保持虚拟惯量与调频特性不变负序电流单独建立一个高带宽电流环把负序分量压到零。两者在调制波层面直接叠加。这样做有两个明显收益。第一负序电流环不干预功频环J 和 D 两个关键参数完全不受影响VSG 的同步机外特性得以保留。这也是标题里“虚拟同步发电机”一词真正强调的价值不平衡补偿不应破坏惯量支撑能力。第二负序环只处理 100Hz 附近的窄带分量动态范围小PI 参数设计起来比全带宽改造容易得多。实际控制链路为采样三相电流做 Clark 变换到静止 αβ 系用 DSC 或 DSOGI 分离出负序电流 i_αn、i_βn负序电流经过反向旋转的 dq 变换θ_n −θ变成直流分量PI 调节器把负序 dq 轴电流控制到零输出负序电压补偿指令反变换回 αβ 系叠加到 VSG 原电压参考上再进入调制环节。4.2 用Python描述离散控制逻辑与关键参数设置下面给出核心控制逻辑的 Python 风格离散化描述便于在仿真模型里按步骤实现# 负序电流抑制环的离散控制逻辑示意 # Ts: 控制周期; Tgrid: 电网周期(20ms); theta: VSG功频环输出相位 import numpy as np # 1. Clark变换三相电流 - 静止αβ轴 i_alpha (2.0 / 3.0) * (ia - 0.5 * ib - 0.5 * ic) i_beta (2.0 / 3.0) * ((np.sqrt(3) / 2.0) * ib - (np.sqrt(3) / 2.0) * ic) # 2. DSC正负序分离延迟1/4电网周期 delay_steps int(round(Tgrid / 4.0 / Ts)) # 50Hz下为5ms对应的步数 i_alpha_delay alpha_buffer[0] # 取环形缓冲中最旧的值 i_beta_delay beta_buffer[0] # 正序分量用于监视可不参与控制 i_alpha_p 0.5 * (i_alpha - i_beta_delay) i_beta_p 0.5 * (i_beta i_alpha_delay) # 负序分量作为被控量 i_alpha_n 0.5 * (i_alpha i_beta_delay) i_beta_n 0.5 * (i_beta - i_alpha_delay) # 3. 负序dq变换旋转方向与正序相反 theta_n -theta id_n i_alpha_n * np.cos(theta_n) i_beta_n * np.sin(theta_n) iq_n -i_alpha_n * np.sin(theta_n) i_beta_n * np.cos(theta_n) # 4. 负序电流PI控制器参考值为零 # kp_n, ki_n按标幺值系统整定输出限幅在[-0.1, 0.1] p.u. vd_n kp_n * (0.0 - id_n) ki_n * integral_id_n vq_n kp_n * (0.0 - iq_n) ki_n * integral_iq_n # 5. 反变换回静止αβ系 v_alpha_n vd_n * np.cos(theta_n) - vq_n * np.sin(theta_n) v_beta_n vd_n * np.sin(theta_n) vq_n * np.cos(theta_n) # 6. 叠加到VSG原参考电压上最终调制波 ua_ref_total ua_ref_vsg v_alpha_n ub_ref_total ub_ref_vsg (-0.5 * v_alpha_n np.sqrt(3) / 2.0 * v_beta_n) uc_ref_total uc_ref_vsg (-0.5 * v_alpha_n - np.sqrt(3) / 2.0 * v_beta_n)关键参数解释如下delay_steps的取值为 5ms 除以控制周期。仿真步长 10μs 时需要 500 步缓冲内存开销可忽略步长过大时延迟误差会直接影响分离精度建议控制周期不大于 50μs。theta_n -theta是负序变换的核心旋转方向反过来才能把负序电流从交流量变成直流量PI 才能实现零稳态误差。负序电压输出必须限幅常见做法是限制在 0.050.1 p.u.。限幅太大可能让调制波过调制反而破坏正序通道的正常输出。积分项integral_id_n和integral_iq_n在不平衡故障消失后需要快速清零或者自动衰减否则负序环会有较长的拖尾。4.3 负序电流环的三种实现方式与PI参数整定要点负序电流环本身有三种实现方式工程上各有取舍实现方式控制坐标系稳态误差动态表现实现成本正负序双dq系各用PI负序dq零好逻辑清晰两套变换代码量大静止αβ系用准PRαβ谐振点增益高可同时控正负序一个控制器参数难整单dq系PI谐振正序dq零结构紧凑谐振项频率固定对频偏敏感我一般推荐双 dq 系 PI原因在于物理意义清楚排错方便。调试时先断开负序环只观察负序电流是否被 DSC 正确分离确认分离正确后再合并负序环调 PI 参数。参数整定要点按经验顺序排列负序电流环带宽设定为主电流环的 1/21/3。例如正序电流环带宽 800Hz负序环取 200300Hz避免两个环在 100Hz 附近互相激励。标幺值系统下初始值取 kp_n 0.31.0ki_n 50150然后按 1/10 开关频率做带宽校核。增加一个负序电流的前馈项把电网负序电压直接除以连接电感得到前馈补偿可以降低 PI 负担但前馈通道对相位延时敏感仿真里容易忽略。控制策略评估时不要只看稳态波形要观察负序环投入瞬间的动态过程。如果负序电流在 10ms 内没有收敛到原值的 20% 以下优先检查延迟步数和坐标变换方向而不是盲目加大增益。5. 用Simulink搭建VSG不平衡工况电流平衡度的验证与调试5.1 在Simulink中构造5%负序电压的电网模型仿真里模拟不平衡电网电压常见做法是直接用 Three-Phase Programmable Voltage Source 设置正序和负序分量或者用受控电压源外接波形。后者更容易复现特定不平衡度我用Matlab生成三相电压参考% 生成不平衡三相电压参考波形用于Simulink受控电压源 Vp 311; % 正序相电压峰值 Vn 0.05 * Vp; % 5%不平衡度 w 2 * pi * 50; t (0:1e-4:0.2); % 仿真0.2s步长0.1ms phi_n pi / 6; % 负序初相角 Va Vp*sin(w*t) Vn*sin(w*t phi_n); Vb Vp*sin(w*t - 2*pi/3) Vn*sin(w*t 2*pi/3 phi_n); Vc Vp*sin(w*t 2*pi/3) Vn*sin(w*t - 2*pi/3 phi_n); % 用From Workspace导入Simulink作为受控电压源输入接线时把三段波形分别接到三相受控电压源的控制端电压源输出端串一个小电感接到 VSG 的滤波电容上。注意负序相位 phi_n 取不同值会影响负序环的动态过程建议至少对比 0 和 π/6 两个相位。5.2 三相电流不平衡度的计算与判定稳态后取一个周期的三相电流数据做 FFT提取基波复幅值按对称分量公式计算不平衡度% 取稳态数据计算负序/正序电流比 N length(ia_window); Ifft_a fft(ia_window); Ia1 2 / N * Ifft_a(2); % 基波复数幅值 Ib1 2 / N * fft(ib_window)(2); Ic1 2 / N * fft(ic_window)(2); a exp(1j * 2 * pi / 3); I_pos (Ia1 a*Ib1 a^2*Ic1) / 3; I_neg (Ia1 a^2*Ib1 a*Ic1) / 3; unbalance abs(I_neg) / abs(I_pos) * 100;工程上负序电流占比控制在 5% 以下通常认为三相电流平衡合格。如果未加负序环时不平衡度在 15% 左右投入后降到 2% 以内说明控制策略生效若仍在 5% 以上优先检查 DSC 分离的正负序是否有串扰。5.3 调试技巧用带宽扫描找负序电流环的收益上限一个实用技巧是固定其他参数把 kp_n 从 0.1 逐步扫描到 2.0记录每个增益下的稳态不平衡度。曲线通常呈现三个阶段先快速下降然后进入平台最后回升并出现振荡。曲线的拐点就是负序电流环在这个控制频率下的收益上限。把最终参数取在平台起始位置略偏右即可不要追着拐点右侧的“更优不平衡度”去调因为那一侧已经接近稳定边界。这个办法也适用于 ki_n 的整定只不过扫描步长要更细。通过这种方式得出的参数在电网频率偏移 0.2Hz 时依然能保持不平衡度不越过合格线。本文还有配套的精品资源点击获取 虚拟同步发电机不平衡电压下三相电流平衡控制策略
简介面向新能源并网发电与电力电子控制领域研究者的VSG控制策略仿真资料包针对不平衡电网电压下三相电流失衡问题给出基于正负序分离与正负序控制的完整解决方案并引入电压电流双环控制结构实现负序分量抑制与输出电流平衡。压缩包共4个文件以Simulink仿真模型slx、MATLAB脚本m、运行说明txt等为主整体大小1.78MB结构紧凑便于直接搭建运行与对照修改。已有753人学习下载适用于需要快速理解VSG不平衡控制原理、开展仿真验证或撰写课程论文的本科生、研究生及工程技术人员。资料内附相关文档和参考文献可结合控制框图与源码步骤掌握正负序分离、双环参数整定及不平衡工况下的电流平衡实现思路为后续算法改进和实验验证提供参考。1. 不平衡电网下VSG控制三相电流平衡的切入点并网点电压出现 5% 的负序分量时虚拟同步发电机VSG的三相电流很容易从对称状态直接变成“一相偏大、两相偏小”的不平衡形态。问题不在线路阻抗而在 VSG 本质上是电压源——电压环生成的参考电压只含正序基波负序电压差只能靠连接电抗上的自然回路去“硬扛”。扛的结果是负序电流升高、直流母线出现 100Hz 振荡严重时触发过流保护。标题要解决的正是让 VSG 在不平衡电网电压下把控制目标从“维持内电势正弦”切换为“维持三相电流平衡”。这个切换不是加大 PI 增益能做到的需要在 VSG 惯量支撑链路之外单独加一条负序电流抑制通路。2. VSG常规架构面对不平衡电压为什么失效2.1 VSG的功率环与电压参考生成逻辑先回顾 VSG 的常规控制链路。顶层是有功-频率环和无功-电压环常见做法是有功环模拟转子运动方程 J·dω/dt P_ref − P_e D·(ω_g − ω)输出角频率 ω 并积分出相位 θ无功环用积分或者下垂方程生成电压幅值 E合成电压参考 u_ref_dqu_ref_dq 经过反 Park 变换得到三相参考电压送入电压电流双闭环或直接电流内环。外层功率环带宽通常只有几赫兹到几十赫兹内层电流环带宽能做到几百赫兹甚至上千赫兹。这套结构在电网三相电压对称时没有问题因为 u_ref 只含正序基波内环跟踪的是平滑的正序参考量。不平衡电网电压下PCC 处电压包含负序分量。VSG 输出的滤波电容电压负序分量与电网负序电压之间出现差值这个差值施加在线路电感上直接产生负序电流。关键点在于常规 VSG 的电压参考中根本没有负序分量对应的指令所以负序电流不受控制三相电流自然失去对称性。2.2 负序电压在正序dq坐标系下的100Hz扰动路径从坐标变换的角度看负序基波电压在正序旋转 dq 坐标系下表现为一个角速度为 2ω 的交流量。以 50Hz 系统为例负序分量在正序 dq 轴上是 100Hz 的正弦扰动。这意味着电压环的给定虽然是直流量但实际被控量滤波电容电压中混入了 100Hz 扰动。电压环若要完全消除这个扰动必须在这个频率点上拥有足够高的开环增益。但 VSG 外层电压环为了稳定带宽设计得比较低——典型值在 50100Hz对 100Hz 分量已经出现明显增益衰减和相位滞后基本不具备抑制能力。更隐蔽的一个问题是功率耦合。负序电压与正序电流作用会产生 100Hz 的瞬时功率振荡这个振荡进入有功-频率环后会让 VSG 输出的角频率 θ 中出现二倍频抖动。θ 一旦抖动整个参考电压的相位都被污染电流波形会进一步畸变。实际仿真里如果只盯着三相电流看会误以为是电流环参数问题其实是功率环引入了二次扰动。2.3 双闭环带宽的硬约束靠调PI抑制负序电流不现实有人会想把电压环或电流环的 PI 调高是不是就能压住 100Hz答案是否定的原因有二。第一电压环带宽受 LCL 滤波器谐振频率和数字控制延时的双重限制。要保证 100Hz 处有足够抑制能力电流环带宽通常要推到 500Hz 以上这会让控制对象对电网阻抗变化极为敏感参数稍微偏移就可能引发谐振峰抬升。第二VSG 外环本身是低带宽设计。J 和 D 决定了频率响应特性如果把功率环带宽拉高虚拟惯量提供的频率支撑效果就会被削弱——这等于把 VSG 调成了普通电流源逆变器与标题要保留的同步机特性相矛盾。下面的表给出常见扰动成分对应的频率与抑制所需带宽的参考关系扰动成分在正序dq坐标系下的频率要抑制所需内环带宽电网负序电压基波100Hz≥300Hz且要留相位裕量电网5次谐波300Hz≥600Hz工程上很难兼顾PWM与采样延时—通常限制带宽为开关频率的 1/10~1/5结论很清楚与其提高原内环带宽去硬压负序扰动不如把负序电流单独分离出来用一个独立的控制通路去处理。3. 对称分量法与正负序分离电流平衡控制的数学前提3.1 瞬时功率的交叉项负序电压如何制造二倍频振荡不平衡工况下电网电压和 VSG 输出电流都可以拆成正序与负序两部分在静止 αβ 坐标系下写成u u_p u_ni i_p i_n瞬时功率 p 1.5·Re(u · conj(i))展开后有四项u_p 与 i_p 作用产生直流功率项u_n 与 i_n 作用也产生直流项但幅值较小u_p 与 i_n 交叉项产生 cos(2ωt) 振荡u_n 与 i_p 交叉项同样产生 cos(2ωt) 振荡。这个推导说明一个硬约束只要负序电流存在瞬时功率里必然带有 100Hz 振荡。反过来若要强行消除功率振荡负序电流就不可能为零三相电流必然不对称。两个目标之间是数学上的互斥关系无法同时满足。在 VSG 控制策略中必须明确这一点。功频环依赖有功功率反馈功率振荡会直接表现为转速波动所以“保持三相电流平衡”与“保持输出功率平稳”之间存在真实的设计取舍不是靠调参能同时实现的。3.2 电流平衡与功率恒定两个相互冲突的控制目标工程上从不平衡工况的并网需求出发两个控制目标都有实际应用场景控制目标三相电流状态有功功率适用场景负序电流为零三相完全对称含100Hz振荡并网电流质量要求高、避免过流跳闸瞬时功率恒定三相可能不对称无振荡直流侧接电池或发电机对功率脉动敏感针对标题“实现不平衡电压下控制三相电流平衡”主目标明确选择负序电流为零。实际调试时可以先把负序电流环做成 i_ref_n 0 的版本验证算法再根据直流侧特性决定是否改成功率恒定的折中方案。折中方案也很常见将负序电流参考值设定为按功率振荡为零反解出来的值通过实时计算 u_p、u_n、i_p 得到 i_ref_n让功率振荡与电流质量按权重分配。这个做法保留了两个目标各自的优点但运算量增加还需要锁相环提供稳定的正负序相位——一般情况下不建议在仿真验证初期就做。3.3 正负序分离的工程实现陷波器、DSC与DSOGI对比正负序分离是实现整个控制策略的前置环节常见三种实现方式陷波器法。在正序 dq 坐标系的 100Hz 处挖一个陷波把负序分量滤掉或提取出来。结构最简单但陷波越深动态响应越慢对电网频率偏移也很敏感。电网从 50Hz 漂到 49.8Hz 时100Hz 陷波点不再准确效果明显下降。DSC延迟信号消除。在静止 αβ 坐标系中把当前信号延迟 1/4 个电网周期与当前信号相加或相减即可分离正负序。实现简单只需要两组环形缓冲仿真中最常用。缺点是延迟时间固定频率偏差大时分离不够干净。DSOGI双二阶广义积分器。用两个 SOGI 产生正交信号再通过变换分离正负序。对频率偏移鲁棒性最好但参数整定复杂工程部署成本高。分离方法实现位置优点缺点工程使用频率陷波器正序dq轴代码最简单频率偏移敏感少见DSC静止系实现直观、无锁相环依赖固定延迟仿真首选DSOGI静止系鲁棒性好参数多产品中常见仿真搭建 VSG 时我一般先用 DSC 跑通整体逻辑再按需求替换成 DSOGI。4. VSG内环叠加负序电流抑制链路的控制策略设计4.1 控制策略整体结构正序走VSG通道负序走独立电流环整个控制策略的主体思路是“分而治之”正序电流继续由原 VSG 的功率环和电压环控制保持虚拟惯量与调频特性不变负序电流单独建立一个高带宽电流环把负序分量压到零。两者在调制波层面直接叠加。这样做有两个明显收益。第一负序电流环不干预功频环J 和 D 两个关键参数完全不受影响VSG 的同步机外特性得以保留。这也是标题里“虚拟同步发电机”一词真正强调的价值不平衡补偿不应破坏惯量支撑能力。第二负序环只处理 100Hz 附近的窄带分量动态范围小PI 参数设计起来比全带宽改造容易得多。实际控制链路为采样三相电流做 Clark 变换到静止 αβ 系用 DSC 或 DSOGI 分离出负序电流 i_αn、i_βn负序电流经过反向旋转的 dq 变换θ_n −θ变成直流分量PI 调节器把负序 dq 轴电流控制到零输出负序电压补偿指令反变换回 αβ 系叠加到 VSG 原电压参考上再进入调制环节。4.2 用Python描述离散控制逻辑与关键参数设置下面给出核心控制逻辑的 Python 风格离散化描述便于在仿真模型里按步骤实现# 负序电流抑制环的离散控制逻辑示意 # Ts: 控制周期; Tgrid: 电网周期(20ms); theta: VSG功频环输出相位 import numpy as np # 1. Clark变换三相电流 - 静止αβ轴 i_alpha (2.0 / 3.0) * (ia - 0.5 * ib - 0.5 * ic) i_beta (2.0 / 3.0) * ((np.sqrt(3) / 2.0) * ib - (np.sqrt(3) / 2.0) * ic) # 2. DSC正负序分离延迟1/4电网周期 delay_steps int(round(Tgrid / 4.0 / Ts)) # 50Hz下为5ms对应的步数 i_alpha_delay alpha_buffer[0] # 取环形缓冲中最旧的值 i_beta_delay beta_buffer[0] # 正序分量用于监视可不参与控制 i_alpha_p 0.5 * (i_alpha - i_beta_delay) i_beta_p 0.5 * (i_beta i_alpha_delay) # 负序分量作为被控量 i_alpha_n 0.5 * (i_alpha i_beta_delay) i_beta_n 0.5 * (i_beta - i_alpha_delay) # 3. 负序dq变换旋转方向与正序相反 theta_n -theta id_n i_alpha_n * np.cos(theta_n) i_beta_n * np.sin(theta_n) iq_n -i_alpha_n * np.sin(theta_n) i_beta_n * np.cos(theta_n) # 4. 负序电流PI控制器参考值为零 # kp_n, ki_n按标幺值系统整定输出限幅在[-0.1, 0.1] p.u. vd_n kp_n * (0.0 - id_n) ki_n * integral_id_n vq_n kp_n * (0.0 - iq_n) ki_n * integral_iq_n # 5. 反变换回静止αβ系 v_alpha_n vd_n * np.cos(theta_n) - vq_n * np.sin(theta_n) v_beta_n vd_n * np.sin(theta_n) vq_n * np.cos(theta_n) # 6. 叠加到VSG原参考电压上最终调制波 ua_ref_total ua_ref_vsg v_alpha_n ub_ref_total ub_ref_vsg (-0.5 * v_alpha_n np.sqrt(3) / 2.0 * v_beta_n) uc_ref_total uc_ref_vsg (-0.5 * v_alpha_n - np.sqrt(3) / 2.0 * v_beta_n)关键参数解释如下delay_steps的取值为 5ms 除以控制周期。仿真步长 10μs 时需要 500 步缓冲内存开销可忽略步长过大时延迟误差会直接影响分离精度建议控制周期不大于 50μs。theta_n -theta是负序变换的核心旋转方向反过来才能把负序电流从交流量变成直流量PI 才能实现零稳态误差。负序电压输出必须限幅常见做法是限制在 0.050.1 p.u.。限幅太大可能让调制波过调制反而破坏正序通道的正常输出。积分项integral_id_n和integral_iq_n在不平衡故障消失后需要快速清零或者自动衰减否则负序环会有较长的拖尾。4.3 负序电流环的三种实现方式与PI参数整定要点负序电流环本身有三种实现方式工程上各有取舍实现方式控制坐标系稳态误差动态表现实现成本正负序双dq系各用PI负序dq零好逻辑清晰两套变换代码量大静止αβ系用准PRαβ谐振点增益高可同时控正负序一个控制器参数难整单dq系PI谐振正序dq零结构紧凑谐振项频率固定对频偏敏感我一般推荐双 dq 系 PI原因在于物理意义清楚排错方便。调试时先断开负序环只观察负序电流是否被 DSC 正确分离确认分离正确后再合并负序环调 PI 参数。参数整定要点按经验顺序排列负序电流环带宽设定为主电流环的 1/21/3。例如正序电流环带宽 800Hz负序环取 200300Hz避免两个环在 100Hz 附近互相激励。标幺值系统下初始值取 kp_n 0.31.0ki_n 50150然后按 1/10 开关频率做带宽校核。增加一个负序电流的前馈项把电网负序电压直接除以连接电感得到前馈补偿可以降低 PI 负担但前馈通道对相位延时敏感仿真里容易忽略。控制策略评估时不要只看稳态波形要观察负序环投入瞬间的动态过程。如果负序电流在 10ms 内没有收敛到原值的 20% 以下优先检查延迟步数和坐标变换方向而不是盲目加大增益。5. 用Simulink搭建VSG不平衡工况电流平衡度的验证与调试5.1 在Simulink中构造5%负序电压的电网模型仿真里模拟不平衡电网电压常见做法是直接用 Three-Phase Programmable Voltage Source 设置正序和负序分量或者用受控电压源外接波形。后者更容易复现特定不平衡度我用Matlab生成三相电压参考% 生成不平衡三相电压参考波形用于Simulink受控电压源 Vp 311; % 正序相电压峰值 Vn 0.05 * Vp; % 5%不平衡度 w 2 * pi * 50; t (0:1e-4:0.2); % 仿真0.2s步长0.1ms phi_n pi / 6; % 负序初相角 Va Vp*sin(w*t) Vn*sin(w*t phi_n); Vb Vp*sin(w*t - 2*pi/3) Vn*sin(w*t 2*pi/3 phi_n); Vc Vp*sin(w*t 2*pi/3) Vn*sin(w*t - 2*pi/3 phi_n); % 用From Workspace导入Simulink作为受控电压源输入接线时把三段波形分别接到三相受控电压源的控制端电压源输出端串一个小电感接到 VSG 的滤波电容上。注意负序相位 phi_n 取不同值会影响负序环的动态过程建议至少对比 0 和 π/6 两个相位。5.2 三相电流不平衡度的计算与判定稳态后取一个周期的三相电流数据做 FFT提取基波复幅值按对称分量公式计算不平衡度% 取稳态数据计算负序/正序电流比 N length(ia_window); Ifft_a fft(ia_window); Ia1 2 / N * Ifft_a(2); % 基波复数幅值 Ib1 2 / N * fft(ib_window)(2); Ic1 2 / N * fft(ic_window)(2); a exp(1j * 2 * pi / 3); I_pos (Ia1 a*Ib1 a^2*Ic1) / 3; I_neg (Ia1 a^2*Ib1 a*Ic1) / 3; unbalance abs(I_neg) / abs(I_pos) * 100;工程上负序电流占比控制在 5% 以下通常认为三相电流平衡合格。如果未加负序环时不平衡度在 15% 左右投入后降到 2% 以内说明控制策略生效若仍在 5% 以上优先检查 DSC 分离的正负序是否有串扰。5.3 调试技巧用带宽扫描找负序电流环的收益上限一个实用技巧是固定其他参数把 kp_n 从 0.1 逐步扫描到 2.0记录每个增益下的稳态不平衡度。曲线通常呈现三个阶段先快速下降然后进入平台最后回升并出现振荡。曲线的拐点就是负序电流环在这个控制频率下的收益上限。把最终参数取在平台起始位置略偏右即可不要追着拐点右侧的“更优不平衡度”去调因为那一侧已经接近稳定边界。这个办法也适用于 ki_n 的整定只不过扫描步长要更细。通过这种方式得出的参数在电网频率偏移 0.2Hz 时依然能保持不平衡度不越过合格线。本文还有配套的精品资源点击获取