1. 千兆以太网PHY调试的整体设计思路1.1 为什么RGMII成了千兆PHY的首选接口搞过嵌入式网络硬件的人都知道MAC和PHY之间的接口标准有好几种MII、RMII、GMII、RGMII、SGMII选型的时候很容易犯选择困难症。我这些年做过的板子里千兆速率场景下用得最多的就是RGMII原因其实很朴素引脚少、成本低、不需要额外的SerDes资源。GMII接口跑千兆需要25根信号线8位数据收发各一组加上各种控制线PCB走线密度大对层数和布线空间要求高。RGMII把数据位宽从8位压缩到4位通过双边沿采样DDR把速率补回来引脚数直接砍到14根左右。对于大多数中小规模交换机、工业网关、嵌入式主控板来说这个引脚数是可以接受的BGA封装也不用为了走线多增加两层板。RGMII的本质是一个源同步DDR接口。发送方向MAC在TXC的上升沿发TXD[3:0]的低四位下降沿发高四位同时TX_CTL在上升沿携带TXEN、下降沿携带TXER。接收方向同理RX_CLK的上升沿采RXD[3:0]低四位下降沿采高四位RX_CTL上升沿是RXDV、下降沿是RXER。这个机制听起来简单但实际调试中出问题最多的恰恰就是时序。1.2 调试前必须搞清楚的三件事在动手调试之前有三件事必须先确认清楚否则后面会走很多弯路。第一确认MAC侧和PHY侧各自支持哪种RGMII时序模式。RGMII规范里定义了两种模式延时模式Delay Mode和非延时模式Non-Delay Mode也叫直通模式。延时模式下RX_CLK相对于RXD有约2ns的内部延时TXC相对于TXD也有约2ns延时这样接收端可以在时钟边沿中间采样到稳定的数据。非延时模式下没有这个内部延时需要靠PCB走线或者MAC内部的延时单元来调整。第二确认时钟来源和方向。RGMII的TXC由MAC提供RX_CLK由PHY提供。有些PHY芯片内部有PLL可以从25MHz晶振倍频出125MHz有些则需要外部提供125MHz参考时钟。这个在原理图设计阶段就要确认调试阶段如果发现RX_CLK没有输出先查PHY的时钟配置寄存器。第三确认MDIO/MDC管理接口是否正常。RGMII只负责数据传输PHY的寄存器配置、状态读取、自协商控制都走MDIO。MDIO调试不通后面什么都做不了。我习惯在调试RGMII之前先用MDIO读一遍PHY的ID寄存器通常地址0x02和0x03确认能正确读到厂商ID和型号这是最基本的“握手”验证。1.3 调试流程的顶层规划整个调试流程我一般分成四个阶段电气连通性验证、MDIO寄存器读写验证、RGMII时序验证、链路层功能验证。这四个阶段是递进关系前一阶段没过不要急着往后走。电气连通性验证包括电源电压是否正常PHY通常需要1.2V、2.5V、3.3V等多路供电、复位信号时序是否正确、晶振是否起振、MDC/MDIO是否有上拉电阻。这些基础检查看起来简单但我遇到过不少案例就是复位时间不够导致PHY没正常工作。MDIO验证通过后就可以配置PHY的工作模式了。这里要特别注意PHY的RGMII时序模式通常是通过寄存器配置的比如Realtek的RTL8211系列寄存器0x1C的bit[3:2]控制RX延时bit[1:0]控制TX延时。Marvell的88E1512则在寄存器0x14里有专门的RGMII时序控制位。不同厂商的寄存器定义完全不同必须对着datasheet一个一个配。时序验证阶段如果有示波器就最好了直接量TXC和TXD的相位关系、RX_CLK和RXD的相位关系。没有示波器的话可以通过MAC侧的统计寄存器观察是否有CRC错误、对齐错误间接判断时序是否OK。最后一阶段是链路层验证包括自协商是否成功、ping是否通、iperf打流是否稳定。这一步过了基本就算调通了。2. RGMII接口的核心细节与硬件设计要点2.1 信号定义与引脚连接检查清单RGMII接口的信号线虽然不多但每一根都有明确的功能定义接错一根就可能导致通信失败。我把发送和接收方向的信号整理成一张表调试的时候可以对着原理图逐根核对。信号名方向位宽功能说明TXCMAC→PHY1发送时钟125MHzDDR采样TXD[3:0]MAC→PHY4发送数据双边沿传输8位TX_CTLMAC→PHY1发送控制上升沿TXEN下降沿TXERRXCPHY→MAC1接收时钟125MHzDDR采样RXD[3:0]PHY→MAC4接收数据双边沿传输8位RX_CTLPHY→MAC1接收控制上升沿RXDV下降沿RXERMDCMAC→PHY1管理时钟最高2.5MHzMDIO双向1管理数据需要上拉电阻核对的时候重点看几个地方TXC和RXC有没有接反、TXD和RXD的bit顺序有没有搞错有些原理图符号的pin number和实际芯片的bit mapping不一致、TX_CTL和RX_CTL有没有接反。我踩过一次坑原理图上TXD[0]接的是PHY的TXD[3]因为画图的人按自己习惯排的序结果数据完全错乱ping都ping不通。MDIO的上拉电阻一般是1.5kΩ到10kΩ接在MAC侧的电源域上。如果MAC和PHY的IO电压不同比如MAC是1.8V而PHY是3.3V那MDIO的电平转换要特别注意不能直接连。2.2 RGMII时序模式的选择与配置前面提到RGMII有延时和非延时两种模式实际选哪种取决于MAC侧的能力和PCB走线情况。延时模式是最省事的方案。PHY内部对RX_CLK加约2ns延时对TXC也加约2ns延时这样MAC侧不需要做任何额外的时序调整直接按标准RGMII时序采样就行。大多数PHY芯片默认就是延时模式或者可以通过寄存器使能内部延时。非延时模式需要MAC侧有延时调整能力。比如一些FPGA的RGMII IP核支持在IDELAY或者ODELAY上做精细调整步进可以到几十皮秒。这种模式下PCB走线要尽量等长TXC和TXD之间的偏差控制在±100mil以内比较稳妥。我个人的经验是能用延时模式就用延时模式。除非MAC侧明确要求非延时或者PCB走线实在没法保证等长否则没必要给自己找麻烦。延时模式的2ns延时是PHY内部PLL产生的精度比PCB走线高得多温漂也小。配置延时模式的时候要注意有些PHY的TX延时和RX延时是分开控制的。比如RTL8211F寄存器0x1C的bit[1:0]控制TX延时bit[3:2]控制RX延时可以分别设置为0ns、2ns、4ns、6ns等不同档位。具体怎么配要看MAC侧的采样窗口。一般来说RX延时设2ns、TX延时设0ns是比较常见的组合因为TXC是MAC发出的MAC自己知道什么时候发数据不需要PHY再加延时。2.3 PCB走线与时序约束的实操建议RGMII的PCB走线有几个硬性要求做不到的话后面调试会很痛苦。时钟和数据线的等长控制。TXC和TXD[3:0]、TX_CTL这一组走线长度差控制在±50mil以内。RXC和RXD[3:0]、RX_CTL这一组同样。125MHz的时钟周期是8ns信号在FR4板材上的传播速度大约是6inch/ns50mil对应大约8.3ps的偏差相对于8ns周期来说完全可以忽略。阻抗控制。RGMII信号一般按50Ω单端阻抗走线差分信号如果有按100Ω差分阻抗。虽然RGMII不是差分接口但阻抗不连续会导致反射在125MHz DDR的情况下反射可能造成数据眼图闭合。参考平面完整。RGMII信号线下面要有完整的地平面不要跨分割。跨分割会导致回流路径断裂信号质量急剧恶化。我见过一块板子RGMII走线跨了电源分割结果千兆模式下丢包率高达30%改成全参考地之后立刻恢复正常。远离干扰源。RGMII信号线要远离DC-DC电源、晶振、时钟发生器等强干扰源。如果实在避不开至少保持3W以上的间距或者中间加地线隔离。串联端接电阻。有些设计会在TXC和RXC上串一个22Ω或33Ω的电阻用来抑制反射。这个电阻不是必须的但如果走线较长超过4inch或者拓扑有分支加上会比较稳。电阻要放在靠近源端的位置。2.4 MDIO管理接口的调试要点MDIO虽然只有两根线但调试的时候也有不少讲究。MDC的频率不能太高IEEE 802.3规定最高2.5MHz。有些MAC可以输出更高的频率但PHY可能跟不上。我一般先用1MHz左右的频率确认能正常读写之后再考虑提速。MDIO是双向线需要上拉电阻。上拉电阻的值要合适太小了功耗大太大了上升沿变缓。1.5kΩ到4.7kΩ是比较常见的范围。如果总线上挂了多个PHY上拉电阻只需要一个放在靠近MAC的位置。MDIO的读写时序要符合IEEE 802.3 Clause 22或Clause 45的格式。Clause 22是传统的5位PHY地址5位寄存器地址Clause 45是扩展格式支持更多寄存器和设备类型。大多数千兆PHY都支持Clause 22但有些新芯片可能只支持Clause 45调试前要确认清楚。读PHY ID的时候如果读出来是0x0000或者0xFFFF说明MDIO通信有问题。0x0000通常是MDIO线被拉低0xFFFF通常是MDIO线被拉高或者没有PHY响应。这时候要检查MDC有没有输出、MDIO有没有上拉、PHY地址对不对、PHY有没有正常供电和复位。3. RGMII调试的完整实操流程3.1 上电前的静态检查在给板子通电之前先做一遍静态检查能避免很多低级错误。用万用表量一下PHY的电源引脚对地阻抗确认没有短路。PHY通常有多路电源数字核心电压1.2V或1.0V、IO电压2.5V或3.3V、模拟电压3.3V或2.5V。每一路都要量。检查复位信号。PHY的复位引脚通常是低电平复位复位时间要求一般在10ms以上。有些PHY对复位信号的上升沿有要求不能太慢。如果复位信号是由RC电路产生的要算一下RC时间常数确保复位脉冲宽度足够。检查晶振。PHY通常需要25MHz晶振有些需要50MHz。用示波器量一下晶振引脚看有没有起振频率对不对幅度够不够。晶振不起振的话PHY的PLL不会工作RXC也不会有输出。检查strap引脚。很多PHY芯片在上电复位时会采样一些配置引脚strap pin用来决定PHY地址、接口模式、自协商使能等。这些引脚通常有内部上拉或下拉但外部电路可能会改变默认值。对着datasheet确认一遍看看有没有被外部电路拉错。3.2 MDIO寄存器读写验证上电之后第一步就是用MDIO读PHY的ID寄存器。以Linux系统为例如果MAC驱动已经加载可以用mii-tool或ethtool来读# 查看PHY状态 ethtool eth0 # 读取PHY寄存器需要mdio-tools mdio-read eth0 0x02 mdio-read eth0 0x03如果是在裸机环境或者FPGA里需要自己写MDIO控制逻辑。MDIO的读写帧格式如下Clause 22读帧 ST(2b) OP(2b) PHYAD(5b) REGAD(5b) TA(2b) DATA(16b) ST 01 OP 10 (读) / 01 (写) TA Z0 (读) / 10 (写)写一个简单的MDIO读写函数先读ID再读状态寄存器地址0x01确认链路状态。如果读出来的ID和datasheet一致说明MDIO通了。接下来配置PHY的工作模式。以RTL8211F为例配置RGMII延时模式的寄存器操作如下// 读取寄存器0x1C的当前值 uint16_t val mdio_read(phy_addr, 0x1C); // 设置RX延时为2nsTX延时为0ns // bit[3:2] 01 表示RX延时2ns // bit[1:0] 00 表示TX延时0ns val ~(0xF 0); val | (0x1 2); // RX延时2ns mdio_write(phy_addr, 0x1C, val); // 软复位使配置生效 val mdio_read(phy_addr, 0x00); val | (1 15); mdio_write(phy_addr, 0x00, val);不同PHY的寄存器定义不同这里只是举例。实际操作时一定要对着datasheet来。3.3 RGMII时序验证与眼图观测时序验证是RGMII调试的核心环节。如果有示波器直接量波形是最直观的。发送方向验证探头接TXC和TXD[0]触发在TXC上升沿观察TXD[0]的变化沿是否在TXC的稳定窗口内。理想情况下TXD的变化沿应该在TXC的边沿附近而采样点应该在TXC的高电平和低电平中间。如果TXD的变化沿离TXC的采样点太近说明时序余量不够。接收方向验证探头接RXC和RXD[0]同样观察相位关系。如果PHY配置了内部延时RXC的边沿应该比RXD的变化沿晚约2ns。如果没有延时RXC和RXD的变化沿基本对齐这时候MAC侧需要在RXC的中间采样。没有示波器的话可以通过MAC的统计寄存器间接判断。大多数MAC都有CRC错误计数、对齐错误计数、符号错误计数。如果这些计数器在持续增长说明时序有问题。可以尝试调整PHY的延时寄存器看错误计数是否减少。我常用的一个方法是写一个简单的ping测试脚本持续ping对端同时观察错误计数。调整延时参数找到错误计数最小的那个点。这个方法虽然不如示波器精确但在没有高端仪器的条件下很实用。3.4 链路建立与性能测试时序调通之后就可以做链路层测试了。首先确认自协商是否成功。读PHY的状态寄存器地址0x01bit[2]是Link Statusbit[5]是Auto-Negotiation Complete。如果Link Status为1且自协商完成说明物理链路已经建立。然后确认协商速率和双工模式。读PHY的寄存器0x10PHY Specific Status Register可以看到当前速率是1000M还是100M是全双工还是半双工。如果协商结果不是千兆全双工要检查对端设备的能力和网线质量。接下来做ping测试ping -c 100 -i 0.01 192.168.1.1看丢包率和延迟。千兆链路正常的话丢包率应该是0延迟在0.1ms到0.5ms之间。最后做吞吐量测试# 服务端 iperf3 -s # 客户端 iperf3 -c 192.168.1.1 -t 60 -P 4千兆链路理论上限是940Mbps左右扣除以太网帧头和IFG实际能跑到900Mbps以上就算正常。如果只有几百兆可能是时序余量不够导致重传或者MAC侧有瓶颈。3.5 不同PHY厂商的配置差异不同厂商的PHY芯片RGMII配置方式差异很大这里整理几个常见的厂商型号RGMII延时配置寄存器备注RealtekRTL8211F0x1C bit[3:0]RX/TX延时独立配置Marvell88E15120x14 bit[7:4]需要先解锁扩展寄存器TIDP838670x32, 0x33延时步进可调MicrochipKSZ90310x0C, 0x0D支持pad skew调整BroadcomB506120x18通过shadow寄存器访问Marvell的88E1512比较特殊扩展寄存器需要通过特定的写序列解锁。先写寄存器0x16为0x0002再写0x15为0x0000然后才能访问扩展寄存器空间。这个序列在datasheet里有详细说明但很容易漏掉。TI的DP83867延时调整粒度很细可以到0.25ns一步。如果时序余量紧张可以用它做精细调整。但配置起来也比较复杂需要计算具体的延时值对应的寄存器编码。4. 常见问题排查与避坑经验4.1 MDIO读不到PHY ID怎么办这是调试中最常见的问题表现是读ID返回0x0000或0xFFFF。排查思路如下先查电源和复位。用万用表量PHY的每一路电源确认电压在datasheet规定的范围内。量复位引脚确认复位脉冲已经释放高电平。如果复位引脚一直是低电平PHY不会工作。再查MDC有没有输出。用示波器或逻辑分析仪量MDC引脚看有没有时钟波形。如果没有说明MAC侧的MDIO控制器没有工作检查MAC的MDIO使能位和时钟配置。查MDIO上拉。量MDIO引脚在空闲状态的电平应该是高电平。如果是低电平检查上拉电阻有没有焊接、阻值对不对。查PHY地址。PHY地址通常由strap引脚决定不同板子的地址可能不同。用示波器量PHY的strap引脚确认地址设置。然后尝试用不同的地址去读。查MDIO时序。如果MDC有输出但读不到数据可能是时序不对。MDC频率降低到1MHz试试或者检查MDIO的建立/保持时间是否满足PHY的要求。我遇到过一个案例MDIO上拉电阻焊成了100kΩ导致上升沿太慢MDC频率稍高就读不到。换成4.7kΩ就好了。这种问题用万用表量不出来必须用示波器看波形。4.2 链路能建立但ping不通链路能建立说明物理层基本正常ping不通通常是数据通路有问题。先确认MAC和PHY之间的RGMII数据线有没有接反。TXD和RXD的bit顺序、TX_CTL和RX_CTL有没有搞错。这个用示波器量一下就能看出来发送数据的时候TXD上应该有波形接收数据的时候RXD上应该有波形。如果发送时RXD有波形说明收发接反了。再确认RGMII时序模式是否匹配。如果MAC配置为非延时模式而PHY也配置为非延时模式两边都没有延时采样点可能落在数据变化沿上导致数据错误。这时候把PHY改成延时模式试试。检查VLAN和MAC地址。有些交换机对VLAN标签敏感如果MAC发出的帧带了VLAN标签而交换机不认就会丢弃。检查MAC的VLAN配置。检查流控配置。如果一端开启了流控而另一端没有可能导致PAUSE帧被误处理。先关闭流控试试。4.3 千兆模式下丢包严重百兆正常但千兆丢包几乎可以肯定是时序问题。千兆模式下时钟频率是125MHz周期8ns时序余量比百兆小得多。调整PHY的延时寄存器。这是最直接的方法。把RX延时和TX延时分别尝试不同的档位找到丢包率最低的组合。我一般会写一个脚本自动遍历所有延时组合跑ping测试记录丢包率。检查PCB走线。如果延时寄存器怎么调都不行可能是PCB走线等长控制不好。用TDR或者网络分析仪量一下走线长度看看TXC和TXD之间的偏差有多大。如果超过200mil可能需要改板。降低时钟频率试试。有些MAC支持把RGMII时钟降到25MHz对应百兆或2.5MHz对应十兆先确认低速下是否正常再逐步提速。如果低速正常、高速丢包基本可以锁定是时序问题。检查电源噪声。PHY的模拟电源如果噪声太大会影响PLL的抖动进而影响时序。用示波器量一下电源纹波如果超过50mV考虑加滤波电容或换LDO。4.4 常见问题速查表现象可能原因排查方法解决方案MDIO读不到ID电源/复位异常量电压和复位引脚修复电源或复位电路MDIO读不到IDMDIO上拉缺失量MDIO空闲电平加上拉电阻MDIO读不到IDPHY地址错误量strap引脚调整地址或换地址读链路建立但ping不通RGMII数据线接反量收发波形更正接线链路建立但ping不通时序模式不匹配查PHY配置寄存器统一延时模式千兆丢包严重时序余量不足调延时寄存器找到最佳延时组合千兆丢包严重PCB走线不等长量走线长度改板或加延时调整千兆丢包严重电源噪声大量电源纹波加滤波或换LDO自协商失败网线质量差换网线用Cat5e以上网线自协商失败对端能力不匹配查对端配置强制速率双工4.5 几个容易忽略的细节复位时间不够。有些PHY要求复位低电平持续至少10ms如果RC复位电路的时间常数太小复位脉冲太窄PHY可能没有完成初始化。我习惯用示波器量复位引脚的波形确认低电平持续时间。晶振负载电容不匹配。晶振的负载电容如果和datasheet要求的不一致频率会偏移导致PLL失锁。用频率计量一下晶振输出偏差超过50ppm就要检查负载电容。MDIO总线上挂多个PHY。如果一块板子上有多个PHYMDIO总线是共享的每个PHY的地址必须不同。如果地址冲突读写会混乱。检查每个PHY的strap引脚确保地址唯一。RGMII的IO电压不匹配。MAC的IO电压可能是1.8V而PHY的IO电压是3.3V直接连会损坏芯片。需要加电平转换或者选择IO电压匹配的PHY。TX_CTL和RX_CTL的极性。有些PHY的TX_CTL是高有效有些是低有效。如果极性搞反了数据发不出去。查datasheet确认极性必要时在MAC侧做反转。4.6 调试工具与仪器推荐示波器至少500MHz带宽最好1GHz以上。RGMII的125MHz DDR信号500MHz带宽能看到基本的眼图但要看细节需要更高带宽。推荐带DDR触发功能的示波器可以直接触发双边沿。逻辑分析仪用于抓MDIO和RGMII的数据包。逻辑分析仪的采样率要足够高至少1GSa/s才能准确捕获125MHz的DDR信号。有些逻辑分析仪自带RGMII解码功能可以直接解析出以太网帧。网络测试仪用于打流测试。如果没有专业的网络测试仪用两台Linux主机跑iperf3也可以但要注意主机的CPU性能避免主机成为瓶颈。MDIO调试工具Linux下可以用mdio-toolsWindows下可以用厂商提供的GUI工具。有些PHY厂商提供专门的调试软件可以方便地读写寄存器和观察状态。TDR用于测量PCB走线长度和阻抗。如果没有TDR可以用网络分析仪代替但操作更复杂。5. 从调试到量产的经验沉淀5.1 调试完成后的参数固化调试阶段找到的最佳延时参数一定要固化到驱动或配置文件中不能每次上电都重新调。固化的方式有几种写进PHY的配置寄存器。如果PHY的延时配置是掉电不丢失的有些PHY有OTP或者外部EEPROM可以直接写进去。但大多数PHY的寄存器是易失的掉电就恢复默认值。写进MAC的驱动。在MAC驱动初始化的时候通过MDIO把延时参数写进PHY。这是最常用的方式Linux内核里的PHY驱动通常都有这个配置项。写进设备树或配置文件。Linux的设备树里可以配置PHY的延时参数驱动加载的时候自动应用。这种方式最灵活不同板子可以用不同的配置。我一般会在设备树里加一个rgmii-delay属性驱动根据这个属性来配置PHY。这样同一份驱动可以适配不同的板子只需要改设备树就行。5.2 批量生产时的测试方案调试阶段是一块板子量产阶段是几百几千块板子测试方案要能快速筛选出不良品。MDIO扫描上电后自动扫描MDIO总线确认每个PHY都能读到正确的ID。读不到ID的直接判不良。自协商测试让PHY和对端设备自协商确认能协商到千兆全双工。协商失败的判不良。ping测试跑1000个ping包丢包率超过1%的判不良。这个测试可以自动化用脚本控制。iperf打流测试跑10秒iperf吞吐量低于800Mbps的判不良。这个测试比较耗时可以抽检。眼图测试如果有示波器可以抽检几块板子量一下RGMII的眼图。眼图张开度不够的说明时序余量不足可能需要调整延时参数。我见过一些工厂用专门的RGMII测试夹具一次性测试多块板子效率很高。如果产量不大用一台Linux主机加一个多口交换机也能凑合。5.3 设计阶段的预防措施很多调试阶段的问题其实在设计阶段就可以避免。预留延时调整电阻。在TXC和RXC上预留串联电阻的位置调试的时候可以根据需要焊接不同阻值的电阻。虽然PHY内部有延时调整但PCB上的延时调整有时候更直接。预留测试点。在TXC、RXC、TXD[0]、RXD[0]、MDC、MDIO上预留测试点方便调试的时候接探头。测试点要靠近PHY避免走线分支太长影响信号质量。选择支持宽延时范围的PHY。有些PHY的延时调整范围很窄只有0ns和2ns两档。如果PCB走线偏差较大可能找不到合适的延时。选择支持多档延时的PHY调试余量更大。MDIO上拉电阻不要省。有些设计为了省空间把MDIO上拉电阻省掉了靠MAC内部的上拉。但MAC内部的上拉通常很弱几十kΩ上升沿很慢MDC频率稍高就通信失败。老老实实加一个4.7kΩ的上拉电阻不差这点空间。电源滤波要做好。PHY的模拟电源对噪声很敏感LDO的输出要加足够的滤波电容。我一般会在PHY的每个电源引脚旁边放一个0.1uF的陶瓷电容再在电源入口放一个10uF的钽电容。5.4 个人调试心得干了这么多年RGMII调试给我最大的感受就是时序问题占80%配置问题占15%硬件问题占5%。大部分调试时间都花在找最佳的延时参数上。我的习惯是拿到一块新板子先不急着调RGMII先把MDIO调通把PHY的ID读出来。ID读出来了说明PHY的基本工作条件满足了后面的事情就好办。然后配置PHY为延时模式跑ping测试。如果ping不通先用示波器量波形确认TXC和RXC有没有输出、数据线有没有翻转。波形正常但ping不通再调延时参数。调延时参数的时候不要只调RX延时或只调TX延时两个都要调。有时候RX延时调好了TX延时不对还是丢包。我一般会做一个二维扫描RX延时和TX延时各取几个值组合起来跑ping找到丢包率最低的组合。最后调试记录一定要写清楚。哪个寄存器配了什么值、延时参数是多少、ping测试的结果如何这些都要记下来。下次遇到类似的板子可以直接参考省很多时间。还有一点不同批次的PHY芯片延时特性可能有细微差异。调试阶段用的PHY和量产用的PHY如果不是同一批次最好重新验证一下延时参数。我遇到过一批PHY延时比datasheet标称值大了0.5ns导致原来的参数不适用重新调了一遍。RGMII调试说难也难说简单也简单。关键是理解时序原理掌握排查方法积累经验。调通一次之后后面就轻车熟路了。