“电源灯亮、FPGA能下载程序”只能说明系统完成了部分上电流程并不能证明外设时钟、复位、管脚约束和通信协议都正确。排查时应从底层向上逐层确认避免一开始就在复杂业务逻辑里找问题。一、电源与器件状态测量各路电源实际电压、纹波和上电顺序不只观察指示灯。确认FPGA配置完成信号、器件温度和电流是否正常。检查外设PHY、时钟芯片、连接器电源和使能脚。二、时钟是否真的进入逻辑用片内逻辑分析仪或输出分频时钟确认输入时钟存在再检查PLL/MMCM锁定状态。高速收发器还需核对参考时钟频率、输入管脚、时钟缓冲类型和GT通道映射。频率正确但管脚或标准错误同样会导致链路不工作。三、复位释放顺序复位应在电源稳定、时钟锁定后同步释放。跨时钟域复位需在各自时钟域完成同步。建议把关键复位、锁定和初始化完成信号接入ILA确认系统没有反复复位或某一级一直未释放。四、约束与管脚检查检查项典型问题管脚位置原理图网络名与约束文件对应错误IO标准电压标准、差分终端或Bank电压不匹配时序约束漏约束、错误时钟周期或异步路径处理不当GT映射TX/RX极性、Lane顺序或Quad选择错误五、按接口查看状态以太网先看PHY链路灯、MDIO寄存器、协商速率再检查MAC收发计数。PCIe确认PERST#、参考时钟、LTSSM状态、Lane宽度和协商速率。串口确认电平标准、波特率、数据位和TX/RX交叉。MIPI/JESD先确认PHY或CGS/ILAS状态再检查负载格式。六、建立最小可验证工程去掉算法和复杂上位机只保留时钟、复位与单接口。使用固定测试数据或内部回环证明物理链路和协议通路。加入递增计数器、错误计数器和FIFO水位。每恢复一个模块就重新做长时间测试定位引入问题的步骤。如果同一底板更换核心板后才出现问题应重点核对Bank电压、时钟来源、连接器定义、启动模式和约束文件版本。需要结合板卡和接口进一步评估联系明德扬工程师说明板卡型号、故障接口、指示状态与测试现象、目标接口、数据率和交付阶段可协助梳理方案边界。