刚开始做Doherty功放仿真的时候我最大的困惑不是不会用ADS而是不知道仿真结果该信几分。PPT上的理想框图里载波功放和峰值功放用一个电流源就代表了效率平台画得漂漂亮亮可一旦换成CGH40010F这种真实GaN管子的模型效率曲线马上就变得千奇百怪。后来我慢慢意识到Doherty功放的工程化探索应该从理想框图和全版图仿真之间找一个中间落脚点也就是“半理想架构”。这篇文章就记录我基于CGH40010F在ADS 2023里搭一个半理想Doherty功放从器件摸底、原理图搭建到参数调试的完整过程。这篇内容适合两类人看一类是刚开始接触Doherty功放、想搞明白效率回退机制和ADS实操流程的同学另一类是已经做过单管PA仿真、想往Doherty架构上过渡的工程师。我会把关键的阻抗变换逻辑、偏置点选择、仿真参数配置和踩坑经验都写出来照着操作基本能搭出一个能跑出效率平台的半理想Doherty模型。1. 为什么从“半理想”开始Doherty仿真的现实阶梯1.1 从理想框图到能跑的电路中间隔着什么Doherty功放的原理图在教科书里看着特别简洁一个载波功放、一个峰值功放、一个λ/4阻抗变换线再加一个功率分配器。用行为级模型仿真小信号时峰值不工作、载波看到高阻抗提前饱和效率曲线在6dB回退点形成一个漂亮的平台。但换成真实晶体管模型后情况完全变了。真实GaN管有输入输出电容、有非线性跨导、有增益压缩C类偏置下的峰值功放还需要额外的驱动功率才能导通。这些非理想因素叠加在一起如果直接上全版图仿真你根本分不清效率曲线不好看是架构设计的问题还是版图寄生参数的问题还是模型收敛设置的问题。这就好比学开车理想框图是驾校的模拟器全版图仿真是直接上高速而半理想架构就是教练车——油门刹车是真的但路面是封闭的。在半理想架构里晶体管用CGH40010F的Cree大信号模型真实反映非线性特性和增益变化无源部分用理想传输线、理想功分器、理想扼流圈来代替微带线版图。这样做的好处是调试速度快、结构清晰能把Doherty机制本身的问题和物理版图的问题解耦开。1.2 半理想架构的“理想”和“现实”分别在哪这个架构里“理想”的部分包括威尔金森功分器用符号级模型不需要画微带线版图λ/4阻抗变换线用TLIN或CLIN这种理想传输线元件设置电长度和特征阻抗就行偏置馈电直接用RFC或大电感不必仿真扼流圈的自谐振和寄生电阻。“现实”的部分则集中在CGH40010F的大信号模型完整保留了I-V特性、电容特性和自热效应载波功放和峰值功放的静态工作点按工程经验设置AB类和C类的偏置差异全部体现在仿真里。这意味着效率回退曲线、增益变化趋势、谐波分量这些和真实电路高度接近的结果在半理想阶段就能提前暴露出来。从我实际体会来看半理想架构是性价比最高的验证手段。它花费的时间和全版图仿真相比少得多但已经能回答“这个Doherty方案能不能出效率平台”“回退点的效率大概到什么水平”“相位补偿需要多少”这类核心问题。做完整版图之前先用半理想架构把这些问题确认清楚后面就不会反复返工。2. 器件与模型准备CGH40010F的Loadpull摸底2.1 为什么选CGH40010F这颗管子CGH40010F是Wolfspeed原Cree的10W GaN HEMT工作频率可以覆盖到6GHz左右典型工作电压28V。在Doherty功放学习和项目预研中这颗管子出镜率非常高。原因很直接功率等级适中10W饱和功率对应的回退点大概在34dBm附近做实验不需要大功率电源和昂贵衰减器模型成熟官方提供的大信号模型在ADS里跑得很稳不容易出现收敛问题。我用的仿真中心频率是2.45GHzISM频段便于理解和复现。这个方法平移到3.5GHz或者2.1GHz也没问题只是模型参数和匹配网络需要重新调整。如果手头有CGH40010F的实测夹具数据还可以在模型和实测之间做对比验证。2.2 模型安装与工程配置在ADS里添加Cree模型最稳妥的方式是先把模型库文件放到纯英文路径下。ADS对中文路径的支持一直不太友好模型加载报错大概率是路径问题。具体操作解压模型库后在ADS原理图界面打开Component Library选择DesignKit菜单里的相关选项把Cree模型库加载进来。加载成功后原理图元件面板里会出现CGH40010F对应的symbol可以直接拖放使用。需要注意ADS版本和模型库的兼容性ADS 2023跑旧版模型库时如果出现“model not found”之类的错误先检查库文件版本再检查路径。2.3 Loadpull仿真确定最佳负载阻抗搭建Doherty之前必须先摸清CGH40010F在目标频段的最佳负载阻抗。这一步不能跳过因为后续Doherty合成网络的阻抗设计都建立在这个基础上。Loadpull仿真的基本思路给管子输入端加50Ω源输出端接一个可扫描的负载阻抗通过谐波平衡仿真找到PAE或输出功率最大时对应的Zload。在ADS里可以直接用模板生成Loadpull原理图也可以手动搭建。关键设置项包括扫描负载阻抗的范围要覆盖史密斯圆图的低阻区和感性区CGH40010F这类10W GaN管在2.45GHz的最佳负载阻抗通常落在十几欧姆到二十几欧姆、略带感性的位置不同静态工作点和谐波终止条件下结果差异很大。我实际跑下来的参考值VDD28VIdq150mA左右源端用源牵引Source Pull扫过一遍后最佳源阻抗大概在几欧姆到十几欧姆量级最佳负载阻抗在20Ω附近。注意这只是参考你一定要以自己的模型仿真结果为准。Loadpull做完后把最佳负载阻抗记下来这是后面设计输出匹配和合路网络的核心依据。3. 半理想Doherty架构设计3.1 对称Doherty的拓扑和阻抗调制逻辑我采用的是对称结构载波功放和峰值功放都用CGH40010F功率分配器为3dB等分。对称结构的好处是设计路径清晰两边管子的一致性天然存在方便先把Doherty机制跑通后续再考虑非对称扩展。Doherty工作的核心在于阻抗调制。小信号输入时峰值功放因C类偏置处于截止状态输出端呈高阻载波功放通过合路网络看到被拉高的负载阻抗提前进入饱和效率维持在峰值附近。大信号输入时峰值功放开始导通并向合路点注入电流合路点的等效阻抗随之下降载波功放的负载回落到正常值继续输出功率。两段工作状态的衔接构成了Doherty效率平台。实现这个机制的关键元件是λ/4阻抗变换线。在半理想架构里我直接用TLIN模型代表这条线。合路点到50Ω负载之间的λ/4线特征阻抗按35.35Ω设计也就是50/√2电长度90度。这条线的作用相当于把负载阻抗在合路点变换到一个合适的低值配合载波支路的λ/4线完成回退和饱和两种状态之间的阻抗切换。3.2 功分器与相位对齐功率分配用理想威尔金森功分器等分、两路输出口之间有隔离电阻。半理想阶段不需要关心微带功分器的线宽线长但相位对齐这件事不能偷懒。Doherty两路功放的相位如果不一致效率平台会直接消失表现为回退点附近效率塌陷。相位误差来自几个方面载波和峰值功放的偏置不同放大器本身的相位延迟有差异C类偏置下峰值功放的输入电容和增益特性变化更大相位偏移更明显。所以必须在峰值支路加入相位补偿线。初版设计时我会在峰值支路串联一段TLIN初始电长度设90度后面用参数扫描来找最优值。为了观察相位差可以在载波和峰值功放的输入端分别放电压探针比较两路信号在中心频率处的相位差再反推需要补偿的线长。实际项目中我习惯在仿真里同时扫描相位线长度和峰值栅压两个变量一起看效率平台的变化效率平台最高点对应的组合就是最优工作点。3.3 偏置与静态工作点选择静态工作点直接决定Doherty能不能正常分段工作。载波功放用AB类偏置CGH40010F的典型设置是VDD28VIdq控制在100mA到200mA之间对应的Vgs大概在-2.6V到-3.0V附近。Idq不宜太大太大了浪费静态功耗效率回退优势会被吃掉也不宜太小太小了线性度变差、增益下降。峰值功放用C类偏置CGH40010F在C类工作时的栅压通常要压到-3.5V以下具体数值要看管子的阈值电压和你想让峰值功放在哪个功率点开始导通。C类偏置越深峰值导通越晚回退效率平台可能更宽但高功率端增益压缩会更严重总输出功率也会受影响。建议初始值设在-4V左右后面结合效率曲线和增益曲线一起调。漏极偏置和栅极偏置都通过射频扼流圈馈入半理想架构中用理想RFC元件代替。栅极偏置网络要注意串一个较大的电阻或者用扼流圈隔离射频信号防止射频信号串入直流源这个细节在原理图上看不出来但对仿真稳定性影响很大。4. ADS原理图搭建与仿真配置实战4.1 原理图搭建顺序和器件选型搭原理图要按信号流的方向来不容易漏件也好排查。我的搭建顺序是输入功分器、载波输入匹配、峰值输入匹配、载波功放管、峰值功放管、载波输出匹配、峰值输出匹配、合路网络、负载。输入匹配网络在半理想阶段用TLIN做简单的单支节匹配即可。CGH40010F的输入阻抗很低如果不做匹配直接接50Ω功分器大部分功率会反射回去仿真结果会非常难看。输出匹配根据Loadpull得到的最佳负载阻抗来设计同样用TLIN把最佳负载阻抗变换到合路点需要的阻抗。合路网络由两部分组成载波支路从功放输出端到合路点的λ/4线以及合路点到负载的λ/4线。前者先用50Ω电长度90度作为初始值后者按35.35Ω设计。两个λ/4线之间是合路节点峰值功放的输出也汇入这个节点。峰值支路上还要保留相位补偿TLIN初始值从90度开始扫。偏置馈电部分漏极侧用RFC接28V栅极侧用RFC接负压源。半理想阶段不要省这些元件它们虽然不参与射频匹配但直接影响仿真直流工作点的稳定性。4.2 谐波平衡仿真设置Doherty功放仿真用Harmonic Balance控制器。频率设置为中心频率2.45GHz谐波阶数取5这个阶数下要考虑的谐波分量已经够用。扫参设置为输入功率Pin从低到高扫描范围可以设0dBm到38dBm步进1dB。CGH40010F饱和功率约40dBm扫到38dBm基本能看到完整的压缩趋势。HB仿真经常遇到不收敛尤其是强非线性电路。我的经验是打开辅助收敛选项同时把扫描步长适当加大从粗扫先确认整体趋势再对效率平台附近做细扫。另外HB控制器里可以设置从上一个解开始Previous Solution这样每个功率点的求解都用上一个点作为初值收敛性会显著改善。还要注意阻抗终端设置。载波和峰值功放的输入侧源阻抗要设置为输入匹配后的等效源阻抗输出侧的负载阻抗要与合路网络配合。如果直接用50Ω源和50Ω负载硬接Doherty机制会被破坏。理想情况下源端口的阻抗就是50Ω因为功分器输出是50Ω功放输入端通过匹配网络完成变换输出端则通过合路网络连接到负载。4.3 效率公式与数据显示仿真跑完后效率计算在数据显示窗口完成。需要提取的变量包括输出功率、输入功率、直流功耗、PAE、增益。ADS里可以用dBm函数直接读取功率值。直流功耗通过谐波平衡仿真结果中提供的VDD和IDD计算用PdcVDDIDD公式在Data Display里写成表达式即可。PAE公式是PAE(Pout_Watt-Pin_Watt)/Pdc100%先把dBm转成瓦特再算避免单位混乱。我习惯把PAE和增益画在同一个图中横轴用输出功率这样能直观看到效率平台的位置和增益压缩的情况。另一个常用图是把PAE和增益画成输入功率的函数方便对比载波和峰值各自的工作状态。加了峰值栅压扫描之后可以用多曲线显示不同偏置下的效率曲线快速判断最优栅压。5. 仿真实战从参数初调到效率平台验证5.1 初版结果分析和典型问题按上述流程搭完原理图直接跑仿真大概率看到的结果是峰值效率在58%到65%之间但回退6dB处的效率只有35%到40%增益曲线中间还有一个明显的凹陷。看到这个结果不要慌这是参数没调到位Doherty机制还没有完全建立。先观察效率曲线的整体形状。如果效率曲线在中间功率段出现“V形”凹陷说明载波功放的饱和点与峰值功放的导通点错位了。可能的原因是峰值功放的C类偏置太深或者相位补偿不对。如果效率曲线从回退点之后就一路下滑、完全没有平台的迹象多半是阻抗变换网络的值不对合路点看到的阻抗没有在两种状态下实现正确的切换。我习惯先固定峰值栅压扫描峰值支路相位线的电长度范围从60度到120度步进5度。每一条效率曲线单独画出来看回退点效率随相位变化有没有明显改善。相位对齐之后再扫峰值栅压从-3.2V逐步压深到-5V找到回退点效率最高、并且高功率端不太过压缩的平衡点。5.2 三个关键调试旋钮相位补偿线是第一个旋钮。相位不对时效率平台消失调对的标志是回退点效率出现明显峰起。每次调整相位线电长度对中心频率的影响最大频偏影响相对小所以半理想阶段先以中心频率为准。峰值栅压是第二个旋钮。这个参数控制峰值功放导通时机。峰值导通太早小信号下就有电流流过静态功耗增加回退效率下降峰值导通太晚高功率段靠载波单管硬撑输出功率不够效率也塌下来。实际调下来CGH40010F的峰值栅压在-3.5V到-4.5V之间通常能找到合适的平衡点具体结合效率平台和增益曲线判断。合路网络阻抗是第三个旋钮。这里主要调整合路点到负载那段λ/4线的特征阻抗。名义上是35.35Ω但考虑到载波支路λ/4线的实际阻抗和功放输出阻抗的偏差可以在30Ω到40Ω范围内做微调。每次调完合路线效率和功率都会一起变所以要和峰值栅压交替调逐步逼近最优组合。5.3 优化后的结果参考经过两到三轮交替调试比较理想的半理想仿真结果大概是峰值输出功率在39dBm到40dBm峰值PAE在60%以上6dB回退点约33-34dBm的PAE能保持在48%到55%之间。功率增益在15dB左右回退点附近增益略有压缩但不会出现明显的“塌陷坑”。这个结果和实际版图仿真之间的差距一般在5到10个百分点主要来自微带线不连续性、功分器插入损耗、以及偏置网络寄生效应。半理想阶段能跑到这个水平基本可以确认Doherty架构方案本身是成立的值得继续往版图方向推进。6. 常见问题与排查技巧实录6.1 HB仿真不收敛HB仿真不收敛是Doherty仿真里最常见的坑。典型表现是仿真跑到某个功率点卡住或者报错提示无法收敛。排查思路从这几个方向入手。首先检查偏置点是否合理。峰值功放在C类偏置下可能处于弱导通状态HB求解时容易出现数值振荡。可以把峰值栅压先设得更深一些让峰值管在低功率段完全不导通等仿真收敛后再逐步回调栅压。其次检查谐波阶数阶数太高会显著增加计算量阶数太低又没法准确反映非线性一般取5到7就够了。最后辅助收敛选项务必打开源和负载阻抗值不要设置成极端值。6.2 回退效率平台没有出现如果回退点效率始终没有起来先看相位。用探针量一下载波和峰值功放输出端的相位差在回退点附近是否对齐。相位差超过15度时效率平台基本就毁了。另一个原因是峰值功放始终没导通可以观察峰值管的漏极电流如果从低功率到高功率峰值电流一直是零说明C类偏置太深或者输入驱动不够需要改浅栅压或者调整功分比。功分比也是容易被忽略的点。对称Doherty等分只是初始设置C类峰值管的增益比AB类载波管低不少等分时峰值管可能得不到足够的驱动功率去满幅输出。如果优化完栅压和相位后高功率端还是差一口气可以考虑把功分器改成载波和峰值1:2或1:1.5的不等分结构给峰值支路更多驱动功率。6.3 增益曲线凹陷过大Doherty天生在回退点附近有增益凹陷这是机制决定的但凹陷太深就需要干预。主要手段还是调峰值栅压峰值管导通时机提前一些增益凹陷就能收窄代价是回退效率会略有下降。这个取舍没有标准答案看系统对线性度的要求。从工程经验来说如果后续要加DPD增益凹陷在2到3个dB范围内都可以接受如果不加DPD凹陷最好控制在1.5dB以内。半理想阶段先把凹陷趋势记录下来版图阶段再通过谐波终端和偏置网络做进一步优化。6.4 半理想结果与版图仿真的差异预估半理想仿真验证的是Doherty拓扑和偏置策略不代表版图结果。理想微带线换成实际微带线之后T型结、拐角、宽度跳变都会引入寄生不连续功分器有插入损耗合路点的λ/4线实际带宽也有限。预估下来版图仿真的回退效率会比半理想结果低3到5个百分点峰值功率低0.5到1dB频带宽度也会收窄。所以建议把半理想仿真看成“架构备案”把版图仿真看成“交付备案”。半理想阶段确认架构可行后用LineCalc把每段TLIN换算成对应介质基板上的微带线物理尺寸再做全版图验证。这样一步一步走下来出问题的概率会小很多。我在实际做这个项目时最大的体会是Doherty仿真难的不是某个具体元件怎么设置而是“效率平台”这个目标如何分解到每一个参数上。相位、栅压、合路阻抗、功分比四个旋钮互相耦合必须有耐心一轮一轮调。半理想架构恰恰提供了这样一个低成本的试验场让我在没有版图干扰的情况下把每个参数对效率的影响摸得清清楚楚。每次看到效率曲线从一条普通的下滑曲线变成带平台的曲线那种感觉还是挺踏实的。希望这篇记录能帮你少走几步弯路顺利把Doherty从理想框图变成能跑的仿真电路。