UFS的布局布线说难不难说简单也不简单。我见过不少硬件工程师原理图画得漂漂亮亮一板回来UFS跑不起来最后查了半天发现是PCB走线出了问题。说白了UFS是高速差分接口频率动不动就是几GHz你对它不讲究它就给你颜色看。这一章我就把UFS布局布线的核心要点掰开揉碎了讲。你跟着我的思路走一遍至少能避开90%的坑。23.1 UFS差分信号布线规则UFS有两对差分信号一对是发送TX一对是接收RX。这两对线是UFS的命脉。我个人的习惯是在布局阶段就把它们当成“重点保护对象”来对待。23.1.1 差分阻抗控制UFS的差分阻抗要求是100Ω ± 10%。这个值不是随便定的它是M-PHY规范里明确写死的。你想想看如果阻抗不匹配信号反射就会回来眼图质量直接崩掉。我在项目中遇到过一块板子UFS读写速度死活上不去。查了半天发现PCB厂家把差分阻抗做成了85Ω。嗯这就是典型的“设计时没跟板厂沟通清楚”的教训。关键参数差分阻抗100Ω ± 10%单端阻抗50Ω ± 10%阻抗控制层建议使用相邻的参考层GND23.1.2 差分对内的等长要求差分信号的核心就是“差”。如果P和N两条线长度不一致信号到达的时间就不一样共模噪声就会增加。UFS的等长要求很严格参数要求我的建议差分对内等长≤ 5 mil尽量做到3 mil以内TX与RX之间等长≤ 100 mil这个宽松一些但别超过总走线长度≤ 5000 mil越短越好我一般控制在3000 mil内你可能会问“5 mil这么小手工布线能做到吗”说实话用Allegro或者PADS的自动绕线功能配合规则设置是可以做到的。我习惯在布线前就把等长规则设好让工具帮我盯着。23.1.3 差分对间距与串扰差分对内部的两条线间距要尽量小这样耦合才强。但差分对之间间距要拉大不然串扰会找上门来。对内间距建议走线宽度与间距之比为1:1或1:1.5。比如线宽4 mil间距就设4~6 mil。对间间距至少是线宽的3倍。我一般留20 mil以上心里踏实。与其他信号间距至少30 mil特别是跟时钟信号、电源开关信号保持距离。注意差分对不要跨分割平面走线。我曾经有一块板子差分线跨了一个电源分割区结果眼图直接闭合了。后来把走线绕开问题才解决。23.2 M-PHY信号完整性要求M-PHY是UFS的物理层它定义了信号的电气特性。你布线布得再好如果信号完整性不达标UFS照样罢工。23.2.1 眼图模板要求UFS HS-Gear3的速度是5.8 GbpsHS-Gear4更是到了11.6 Gbps。这个速度下眼图必须清晰。M-PHY规范里给出了眼图模板说白了就是信号的眼图必须“睁开”到一定程度。我一般会在板子回来后用示波器测一下眼图。如果眼高低于200 mV或者眼宽低于0.4 UI那就得回头查布线了。23.2.2 回波损耗与插入损耗这两个参数很多人容易忽略。回波损耗Return Loss反映的是阻抗不匹配的程度插入损耗Insertion Loss反映的是信号在传输过程中的衰减。参数HS-Gear3要求HS-Gear4要求回波损耗≤ -10 dB 2.9 GHz≤ -10 dB 5.8 GHz插入损耗≤ -3 dB 2.9 GHz≤ -3 dB 5.8 GHz你想想看如果插入损耗太大信号到了UFS芯片那边已经“有气无力”了它怎么正确采样所以走线长度一定要控制过孔也要尽量少用。23.2.3 去耦电容的摆放UFS的电源纹波要求很严格尤其是VCC和VCCQ。我见过有人把去耦电容放得离UFS芯片老远结果电源噪声直接把信号给淹没了。我的做法是每个电源引脚至少放一个0.1 μF的电容距离不超过50 mil再放一个1 μF或10 μF的电容距离不超过200 mil电容的接地过孔要靠近电容的GND引脚回路越小越好小技巧去耦电容的摆放我习惯用“先小后大”的原则。小电容靠近芯片引脚大电容稍微远一点。这样高频噪声先被小电容滤掉低频的再交给大电容处理。23.3 高通平台UFS Layout Checklist高通平台有自己的Layout Guide里面列了一堆Checklist。我把最核心的几条拎出来你照着做就行。23.3.1 布局阶段UFS芯片靠近SoC放置走线越短越好我一般控制在2000 mil以内。远离干扰源不要放在DC-DC转换器、WiFi/BT模块、射频电路旁边。参考层完整UFS走线下方必须是完整的GND平面不能有分割。过孔数量每对差分线过孔不超过2个。我习惯用1个过孔实在不行才用2个。23.3.2 布线阶段差分对优先布线先把TX和RX布好再布其他信号。避免90度拐角用45度或圆弧拐角。90度拐角会导致阻抗突变。包地处理差分对两侧加GND走线间距20 mil以上。包地线要打过孔到GND平面。REF_CLK走线UFS的参考时钟要单独走不要跟差分对靠太近。我一般留30 mil以上的间距。23.3.3 检查阶段板子画完后别急着发出去。我习惯用下面这个Checklist再过一遍检查项标准结果差分阻抗100Ω ± 10%□ 通过 □ 不通过对内等长≤ 5 mil□ 通过 □ 不通过总走线长度≤ 5000 mil□ 通过 □ 不通过过孔数量≤ 2个/对□ 通过 □ 不通过参考层完整性无分割□ 通过 □ 不通过去耦电容摆放符合要求□ 通过 □ 不通过曾经踩过的坑有一次我忘了检查REF_CLK的走线结果它跟TX差分对平行走了很长一段。板子回来后UFS偶尔会初始化失败。后来把REF_CLK绕开问题就消失了。所以Checklist上的每一项都别偷懒。23.4 总结UFS布局布线说白了就是三个字短、直、净。走线要短路径要直电源要净。你把这三点做到位了UFS基本不会出问题。嗯这一章的内容就到这里。下一章我会讲UFS的测试与调试方法到时候咱们再聊怎么用示波器和协议分析仪抓UFS的问题。