如果让我在今年的ISSCC 2026相关报道里只挑一份必读材料那一定是三星这篇题为“我的半个世纪半导体创新之旅”的分享。倒不是因为“ISSCC_2026”“半导体”“三星”这几个词凑在一起自带热搜体质而是因为能同时满足三个条件的人实在不多在集成电路行业一线摸爬滚打四十多年、亲身经历过从DRAM到GAA两次完整的技术代际更替、又愿意把经验和教训摊开来讲。Kinam Kim正好是这样一个“活档案”。这篇文章想写给三类人正在做芯片设计、工艺、封装或EDA的同行想转行半导体但还没摸清门道的年轻人以及纯粹好奇“一家公司凭什么能领先这么久”的读者。我会尽量少复述PPT上的客套话重点讲清楚这半个世纪的创新到底体现在哪些技术节点上三星的方法论是什么以及下一个五十年我们可能面对哪些真正难啃的骨头。1. 为什么这份“回顾”分量不轻1.1 ISSCC 2026一场演讲凭什么刷屏先交代一下背景。ISSCC的全称是国际固态电路会议IEEE International Solid-State Circuits Conference从1954年办到现在是芯片设计领域公认最挑剔的场合之一。每年全球提交的论文数以千计最终能登台的只有两百篇上下录用率常年压在百分之三十以下。很多在工业界已经量产的技术在ISSCC上照样会被审稿人挑出各种问题反过来说能在ISSCC拿到一个主题演讲Plenary Session的位置基本等于行业在替你背书你讲的东西值得所有人停下来听一听。历年的主题演讲者大多是各大半导体公司的技术掌门人、顶级实验室的负责人讲的内容也五花八门有的是展望下一个十年的工艺路线有的是发布新一代芯片架构有的是复盘某种存储技术的物理极限。所以当我看到三星这份材料把题目定为“我的半个世纪半导体创新之旅”的时候第一反应是这不是一篇普通的论文而是一份带有“行业口述史”性质的总结。它不以某个具体产品为焦点而是把时间轴拉长到五十年试图回答一个更难的问题半导体产业是怎么一步步走到今天的我们这一代人又凭什么站在这个位置上。这种复盘式演讲在ISSCC并不常见。大多数会议报告都在争分夺秒地讲“新东西”很少有人愿意花四十分钟回头讲“旧东西”。但恰恰是这样它才值得逐段细读。因为技术是加速跑的而人脑的理解速度是恒定的如果你不阶段性地停下来梳理主干很容易被各种新名词淹没最后只记住了一堆碎片。ISSCC 2026选择让一位深耕行业半个世纪的工程师来做这类演讲本身就传递了一个信号行业需要一次认真的历史复盘而不是持续兴奋地追逐下一个热点。1.2 Kinam Kim是谁为什么他讲“五十年”有说服力Kinam Kim这个名字在半导体圈内不需要太多介绍但如果你的领域离存储略远我稍微多写几句。据公开资料他于1983年加入三星电子半导体部门此后长期从事DRAM和下一代存储技术的研发与管理工作历任三星电子社长等职务是韩国半导体产业从追赶到领跑这段历史的重要参与者和见证者。这里面有个细节值得注意1983年三星才刚刚宣布进军半导体业务不久DRAM产线还在艰难爬坡。换句话说他进入这一行的起点恰好也是韩国半导体产业真正的起点。这意味着什么呢意味着他讲“半个世纪”不是引用二手资料而是用自己的职业生涯丈量出来的。从64Kb DRAM时代的一片模糊到1Mb、4Mb、16Mb、64Mb一路挤牙膏似地推进再到NAND Flash时代的规模扩张直到如今GAA工艺和HBM高带宽内存成为行业热点他几乎在每个关键节点上都在场。这种在场感是任何文字资料都无法替代的。我特意去核对了他的公开履历也建议大家在看这份材料的时候保持一个习惯把演讲里的“个人经历”和“公司历史”“行业历史”分开看待。个人经历会带有记忆的美化公司历史会有宣传的立场但行业技术史是客观的——哪个节点上发生了什么、什么时候量产、良率如何爬坡这些都有据可查。以公开信息为锚点、以演讲为线索才是正确的阅读姿势。如果后续有完整视频或文字实录我会建议你至少看两遍第一遍听观点第二遍对着时间线查技术细节。2. 半个世纪的技术主线从DRAM到GAA的几次跨越2.1 1980到1990年代DRAM时代的荆棘之路很多人现在提到三星半导体第一反应是“技术领先”“财大气粗”但把这层滤镜摘掉回到上世纪八十年代场景完全是另一回事。当时存储器市场被日本和美国公司牢牢把控三星作为后来者面临的不仅是技术差距还有“没人相信你能做成”的舆论压力。Kinam Kim入职的那个年代做DRAM是一门极其烧钱的苦生意一个晶圆厂的投资动辄上亿美元而每一代DRAM的研发都要在“容量变大、线宽变小、漏电变少、成本变低”这四个维度上同时作战。这一阶段的技术主线可以用一条很朴素的时间线概括64Kb DRAM是入门1Mb DRAM是及格线4Mb DRAM是进入主流竞争的入场券而16Mb、64Mb则是真正决定行业座次的分水岭。每隔两到三年容量翻四倍线宽缩小约30%存储单元的面积也在不断压缩。听起来像是教科书里的标准路线但实际操作中每一步都踩着钢丝。比如当线宽从微米级进入亚微米级之后此前积累的工艺知识大量失效光刻图形开始走样栅氧化层变薄导致漏电加剧存储电容的电量信号越来越微弱连测试设备的分辨率都成了瓶颈。这中间最值得思考的一点是DRAM并不是一个靠单项技术突破就能赢的行业。它更像长跑——每个节点的良率爬坡都会吃掉大量时间和资金而市场价格的波动又会反过来决定你是否有钱投入到下一代研发。你不仅要跑赢技术曲线还要跑赢资本曲线。三星真正甩开身位靠的不是某一次偶然的“灵光乍现”而是在好几个世代里始终保持“下一代产品同步研发”的节奏。每次当别人以为它在消化上一代制程的教训时它已经把手伸向了更远的地方。2.2 千禧年后的两条主线NAND Flash与工艺竞赛进入2000年代以后半导体的创新版图明显分化成两条主线一条是存储密度继续狂飙另一条是逻辑工艺的面宽之争。存储这边NAND Flash逐渐从U盘、存储卡这些消费级应用成长为数据中心和企业级存储的核心器件。容量指标以肉眼可见的速度膨胀从最初的Mb级到Gb级再到Tb级。但真正引发行业地震的是2013年前后3D NAND三星的内部命名是V-NAND的量产。为什么这个节点意义重大因为二维平面上的缩小已经开始撞墙闪存的电荷捕获层需要足够的物理尺寸来保证数据保持能力线宽再往下压存储单元的可靠性就会断崖式下跌。于是行业换了一条路——不再试图把单元画得更小而是把单元一层一层垒起来。这就是“从平面到立体”的思路转换也是后来几乎所有存储厂商共同追随的方向。逻辑工艺这边竞赛则更加残酷。从90nm到65nm再到45nm、32nm每一代都在和物理极限搏斗。我记得很清楚当行业走到28nm附近的时候很多人认为平面晶体管已经到头了漏电流和短沟道效应几乎无法控制。后来的答案大家都知道了FinFET鳍式场效应晶体管把导电通道从“躺平”变成了“立起来”用三维结构重新抢回对栅极的控制权。台积电、三星、英特尔这三家在这条路上你追我赶而三星选择了一条相当激进的路线——在Gate-All-AroundGAA全环绕栅极技术上押下重注并在先进制程节点上率先导入量产。如果把这两条主线放在同一个坐标系里看你会发现一个共性过去那种“单纯靠缩小尺寸吃红利”的黄金时代结束了。从3D NAND到FinFET再到GAA创新的本质不再是“把东西画小”而是“换一种结构来实现原本做不到的事情”。这种思维转变是理解最近十五年半导体行业一切变化的钥匙。2.3 2020年代AI浪潮下的HBM与算力饥渴如果问最近几年半导体行业最大的变量是什么答案无疑是AI。大模型的训练和推理对算力的需求几乎是以指数级的速度在膨胀而GPU虽然能扛起并行计算的担子却始终面临一个瓶颈内存带宽不够。芯片算力提升得再快如果数据搬不进计算单元一切都是空转。于是HBMHigh Bandwidth Memory高带宽内存从一个小众技术一跃成为整个AI基础设施的核心角色。HBM的思路其实不复杂把多个DRAM die裸片垂直堆叠再通过硅通孔TSV和微凸块把层与层之间连起来从而实现远超传统DDR内存的接口带宽。但这个技术做起来远比听起来难多层堆叠的对准精度、热管理、良率控制、测试方法每一个环节都是对传统存储封装方式的颠覆。三星在这个领域的积累很大程度上来自于过去几十年在DRAM和先进封装两端的持续投入。没有DRAM的存储单元设计功底堆得再高也没有性能没有封装互联的工程能力堆到八层、十二层的时候良率就会被击穿。这恰恰解释了为什么Kinam Kim这代人的经验依然值钱HBM虽然名字很新但它底层的物理和工程问题本质上还是“如何在有限空间里用可控的成本实现可靠的存储和传输”。这个问题他从入职第一天开始就一直在回答。你以为他讲的是历史其实他是在告诉我们今天所有看起来很酷的新技术骨子里都是旧问题的延伸。拜读了ISSCC 2026相关的技术回顾材料之后另一个更强烈的感受是技术演进的连续性比任何一次“颠覆性突破”都更重要。每次产业升级看似是横空出世实际上背后都站着至少十五到二十年的积累。3. 比技术更值钱的是方法论三星式创新的底层逻辑3.1 设计、工艺、封装的“三角闭环”外行看半导体常以为芯片制造是把电路图交给工厂就能出片。真正干过这行的人都知道芯片是设计、工艺、封装三头共同拉扯的结果尤其进入先进制程之后三者之间的界限越来越模糊。你画电路图的时候就要考虑工艺窗口你做工艺开发的时候就要预判封装时的应力你选封装方案的时候又得回头评估芯片的电源完整性。这场演讲里最让我有共鸣的部分就是它把这种“三角闭环”关系讲得很透。存储类产品尤其如此DRAM的存储单元要由工艺团队和设计团队一起调HBM要由存储设计和2.5D/3D封装团队协同推。单独拆开任何一环都做不出有竞争力的产品。三星在过去几十年里建立的一个核心优势恰恰是这种“全栈式”的协同能力同一家公司内晶圆制造、存储设计、先进封装、测试开发全部贯通信息流失最少迭代速度最快。这里我想插一个很多文章不会讲的细节协同不只是技术问题更是组织问题。芯片公司里设计团队和工艺团队之间天然存在张力——设计的人嫌工艺窗口太紧工艺的人嫌设计不切实际如果这两拨人没有高效的沟通机制和共同的KPI项目就会长期陷在内耗里。三星过去被反复研究的“垂直整合”模式表面上是资产结构的优势本质上是组织流程的优势它能让不同工种的人坐在一起用同一套数据、同样的口径去对待同一个问题。这种组织能力很难量化但它直接决定了产品从立项到量产的周期长短。3.2 关键环节的选择题自己做还是买每个半导体公司都会遇到一个灵魂拷问哪些技术自己做哪些买现成的答案没有统一标准但有一个规律长期存在——越是接近核心竞争力的环节越不能假手于人。从早期自研DRAM工艺到后来投入资源开发3D NAND结构再到在先进制程中坚持掌握核心模块三星的路线选择一直有很强的“把命脉握在自己手里”的倾向。这不是什么高尚的情怀而是被市场教育出来的教训。半导体行业的供应链极其复杂任何一个关键环节被卡住整条产品线就会停摆。你可以在非核心的辅助工具上大量外购但在决定产品差异化的地方必须有自己的研发深度。就拿GAA工艺来说如果只是购买授权、照着别人的配方做你永远慢人半拍只有自己下场做工艺整合才能在别人还在摸索结构参数的时候就积累出属于自己的良率数据库。当然“自己做”也意味着巨大的风险。研发投入是前置的回报是后置的中间隔着无数个不确定的季度。如果你所在的公司体量不够大或者资本市场没有足够的耐心这条路很可能走不到终点。所以我的观点是关键环节当然要争取自主但要分阶段、分优先级。先守住最核心的那一两个环节再逐步扩大自研范围而不是一开始就喊着“全栈自研”结果资源分散哪头都没干好。3.3 半导体没有奇招创新是“正确的重复”最近几年市场上流行谈论颠覆式创新、换道超车仿佛半导体行业随时会冒出一个彻底改变规则的天才想法。但如果你认真梳理过五十年来的技术史会发现真正的创新大多是“正确地重复”出来的。什么意思以DRAM为例每一代产品的基本结构都差不多一个晶体管加一个电容读数据、写数据、刷新数据二十七年来没有本质变化。所有代的进步都来自对同一路线一遍又一遍地优化线宽更细一点、电容更大一点、漏电更小一点、读取速度更快一点。这种优化笨拙、枯燥、充满挫败感但积累到一定程度就会从量变引发质变。另一个典型例子是良率。别人看到的新闻是“某公司实现某某纳米量产”而实际上“量产”两个字的背后是数以万计的晶圆实验、几百个工艺配方调整、无数次失效分析。良率从百分之五十爬到百分之九十比从百分之零到百分之五十难得多而正是这最后二十个百分点决定了产品是赚钱还是亏钱。很多公司倒在“看起来快成功”的阶段就是因为缺少“把正确的事情重复做一万遍”的耐性。所以我每次看到“半导体创新”被简化为某个灵光一现的瞬间都觉得是对一线工程师的误读。真正的创新是在实验室里忍受一千次失败之后仍然愿意做第一千零一次实验的韧性。Kinam Kim这代人的价值不在于记住了多少个“高光时刻”而在于他们在漫长的低谷期里没有转身离开。4. 下一个五十年需要被攻克的几道硬题4.1 从“缩尺寸”到“攒系统”的范式切换平心而论传统摩尔定律的节奏已经明显放缓。先进制程的研发成本越来越高每一代节点之间的时间间隔越来越长单靠晶体管尺寸缩小带来的性能提升也越来越有限。这不是谁不努力而是物理规律使然原子不可能无限小下去光刻分辨率有极限功耗密度有天花板。那么创新往哪里走答案是“攒系统”。具体来说就是把一颗超大芯片拆成多个较小的芯粒Chiplet用先进封装把它们高速互联起来形成一个在功能和性能上等效的“系统级芯片”。很多公司已经开始尝试这条路把计算模块、存储模块、IO模块分别用最适合的工艺制造再通过2.5D封装或者混合键合集成在一起。这样做的好处是显而易见的不同模块不必迁就同一条工艺线可以减少浪费提高良率还能实现异构集成——比如在逻辑芯片旁边堆上HBM就是这种思路最成功的商业案例。但“攒系统”并不比“缩尺寸”轻松。芯粒之间的互联需要极高的带宽和极低的功耗这对封装基板、硅中介层、键合工艺都提出了远超以往的要求。其中混合键合Hybrid Bonding被很多人视为下一代关键技术它直接用铜对铜的原子键合取代传统的焊球和微凸块可以把互联密度提升一个量级以上。三星和台积电都在这个方向投入巨大但真正的规模化量产门槛还没完全跨过去。下一个五十年先进封装不再是“后端工艺”里的配角而是决定系统性能的主角之一。4.2 AI时代的存储墙与功耗墙AI对芯片行业的影响绝对不止是“多卖几颗GPU”这么简单。大模型的训练和推理正在把半导体设计推向一个全新的约束空间存储带宽不够、功耗太高、数据传输成为瓶颈。这直接催生了两个方向的技术竞赛。一个是存储本身的重构HBM从三代到四代带宽一路走高但同时带来的封装难度和散热压力也在上升另一个是计算架构的变革越来越多的人开始意识到与其把数据从内存搬来搬去不如把计算直接放进内存附近。存算一体技术虽然距离大规模商用还有距离但在特定推理任务上已经展示出了令人惊喜的能效比。另一个被频繁讨论的热词是硅光子。当电信号的传输距离稍长一些功耗和延迟就会迅速上升而光信号几乎不受这个限制。硅光技术如果成熟将有机会显著改变数据中心内部甚至芯片之间的互联方式。三星在存储和逻辑两端都有布局硅光恰好能把这两个领域的积累串联起来。我自己对这个方向持谨慎乐观态度乐观是因为物理上的优势确实存在谨慎是因为硅光从实验室到产线的路历史上从来没有哪家公司走得轻松。4.3 经验与人才最难复制的底层资产最后聊一个看起来“不硬核”但实际最要命的问题人才。半导体行业有个特点知识的传承周期特别长。一个工程师从入行到能独立扛起一个关键模块需要五到八年一个技术带头人从理解原理到能把控量产需要十年以上而一个能决定技术路线、调配资源的管理者需要的时间更久。三星这份“半个世纪”的总结表面上是技术史实际上是人才史——每一代技术突破背后都站着一批在那个人才密度最高的时间段里成长起来的工程师。而人才恰恰是最难被复制和跳迁的东西。你可以在两三年内建好一座晶圆厂但无法在两三年内批量生产出资深工程师。这也是为什么全球半导体产业那么强调“产学研结合”因为大学实验室里培养的那批人决定了十年后工业界的起跑位置。ISSCC这类会议的价值很大程度上也在这里——它把全世界最聪明的一批头脑集中在同一个场域里让下一代工程师有机会近距离看到行业最前沿的水准线在哪里。对于想进入半导体行业的年轻人我的建议一直是尽量选择一个能让你完整跟进一个技术节点的地方而不是频繁跳槽追逐热点。在半导体行业深度比广度值钱连续比分散值钱。你在一个项目里从研发跟踪到量产学到的东西远远超过你在十个项目里各待六个月的叠加。5. 回到个人这场演讲最有价值的部分是“反面经验”作为一个在芯片行业摸爬滚打多年的从业者我看技术回顾类的材料最怕看到“一路高歌猛进”的叙事。因为任何真实的半导体历史都不可能只有成功没有失败。三星的半个世纪同样有错过方向的时刻、有良率卡关的至暗期、有投入巨大却回报平平的教训。这场演讲最有价值的部分恰恰在于它没有回避这些“反面经验”。技术突破从来不是一条直线你会在某个节点上发现之前制定的路线图走不通你会在某个产品上因为过于激进而被市场反噬你会在大规模量产前夕突然遭遇良率崩盘。这些时刻不会出现在公司的宣传手册里但它们才是真正塑造工程师判断力的东西。我自己印象最深的一个观念是在半导体行业长期主义不是一种道德选择而是一种生存策略。因为每一代技术研发的周期都在五年以上你根本不可能靠短期投机获得持续的成功。你今天做的每一个看似不起眼的决定——比如是否多投一个研发小组、是否坚持做某个异常品的失效分析、是否在行情低谷时继续扩充产能——都会在五到十年后以某种方式回报或惩罚你。所以如果要从这份“半个世纪”的材料里提炼出几点可执行的建议对我来说大概是这三条第一不要在行业最热闹的时候放松对基本功的要求周期的下一站在哪里没人知道第二珍惜那些能陪你一起把一个问题反复磨到透的同事这些人比任何技术路线图都重要第三保持阅读ISSCC这类顶级会议内容的习惯哪怕很多论文不能直接落地它也会帮你校准对“行业水位线”的认知。半导体这行有个特点无论你站在哪个位置永远都觉得自己才刚刚入门。这既是这个行业的残酷之处也是它的迷人之处。