ZYNQ的AXI HP接口的架构ZYNQ是ARM双核处理器在此架构中含有AXI HP0-3四个高性能接口用于传输高速数据流这里可以直接访问内存不通过其他缓冲器。通信协议遵循AXI3协议但是可以在PL中使用AXI总线矩阵IP核转换为AXI4协议所以接下来主要介绍AXI4协议。AXI 握手协议信息确认发生在VALID和 READY信号同时为高的时刻VALID比READY先就绪READY比VALID先就绪READY核VALID同时就绪AXI事务读事务写事务AXI 时序读时序写时序AXI 信号全局信号写地址通道写数据通道写响应通道读地址通道读数据通道AXI 突发突发长度即突发次数突发类型突发大小即每次突发的字节数4K边界地址每次写突发或者读突发传输地址偏移量地址增加量不能超过4K也不能跨越4K