1. 为什么你的板子总在“地”上翻车画PCB这件事说穿了就是把一堆元器件用铜线连起来但真正让硬件工程师夜不能寐的往往不是信号线怎么走而是那块铺满整板的“地”。我刚入行那会儿画一块音频采集板原理图检查了三遍网络表没问题布线也自认为规整结果板子回来一上电底噪大得离谱示波器一探地上全是几十毫伏的毛刺。折腾了两天才反应过来——我把模拟部分和数字部分的地混在一起铺了数字开关噪声顺着地平面窜进了模拟前端。这个坑几乎每个画板子的人都踩过。DGND数字地和AGND模拟地到底要不要分、怎么分、分完怎么连是Altium Designer 20后面简称AD20使用过程中绕不开的一道坎。网上说法五花八门有人说“现在芯片这么强不用分”有人说“必须严格分开一点都不能连”还有人说“分地是玄学”。这些说法都有各自的语境但脱离具体电路去谈就是耍流氓。这篇内容面向的是正在用AD20画板子、已经知道怎么建工程和画原理图、但对“地”的处理还停留在“铺铜选GND网络”阶段的硬件工程师和电子爱好者。我会把DGND和AGND的本质区别讲清楚把AD20里分割地平面的完整操作流程一步步拆开再把我这些年踩过的坑和总结出来的判断标准一并交出来。看完之后你至少能做到拿到一个混合信号电路知道该不该分地、怎么分、在哪里连、AD20里具体怎么操作。先给一个最核心的结论免得你看到后面忘了分地的目的不是“隔离”而是“控制电流回流路径”。所有关于DGND和AGND的讨论最终都要回到这句话上。理解了电流怎么流你就不会再纠结“要不要分”这种问题了。2. DGND和AGND的本质区别与分地逻辑2.1 地不是“零电位”而是电流的回流路径很多人脑子里对“地”的理解是一个理想的零电位参考点所有电压都相对于它测量。这个理解在原理图层面没错但在PCB层面会害死人。真实的“地”是一块有阻抗的铜皮电流流过它就会产生压降。数字电路的门电路翻转时会在极短时间内抽取和灌入大电流这些电流必须通过地平面回到源端。如果这段回流路径和模拟电路的参考地共用数字电流产生的地弹噪声就会叠加到模拟信号上。用一个生活化的类比地平面就像一条公共走廊。数字电路是一群跑来跑去的小孩模拟电路是一个在走廊里安静看书的人。如果小孩的跑动路线经过看书人身边震动和噪音必然干扰到他。分地就是给小孩划一条专门的跑道让他们的跑动路线远离看书的人。但走廊只有一个出口电源地最终两条路线还是要在出口处汇合。所以DGND和AGND的区别本质上是回流电流的性质不同DGND承载数字器件的开关电流特点是电流大、频率高、持续时间短频谱覆盖很宽从几十kHz一直到几百MHz甚至更高。AGND承载模拟器件的偏置电流和信号回流电流特点是电流小、频率低相对于数字噪声、对噪声极其敏感尤其是微伏级别的信号。2.2 什么情况下必须分地不是所有板子都需要分地。我见过有人画一个纯数字的STM32最小系统板也非要分DGND和AGND结果两个地之间只用一个0欧电阻连接反而把回流路径搞长了EMC测试更差。分地是有前提条件的。必须分地的典型场景高精度ADC/DAC电路比如16位以上的ADC模拟输入端的参考地如果被数字噪声污染有效位数直接掉几位。我做过一个24位ADC的称重板不分地的时候有效位数只有17位分了之后稳定在21位以上。音频功放和前置放大电路底噪和信噪比直接受地平面质量影响。尤其是麦克风前置放大这种微伏级信号地上一丁点噪声都会被放大。开关电源的反馈采样电路电源的PWM开关噪声通过地平面耦合到反馈端会导致输出电压纹波增大甚至振荡。射频和通信电路对地的纯净度要求极高通常还需要考虑阻抗匹配。可以不分的场景纯数字电路没有敏感模拟信号。模拟信号幅度较大比如±5V以上噪声容限足够。低速、低精度的混合信号电路比如8位单片机加一个简单的传感器。2.3 分地的三种主流方案对比在实际项目中分地不是只有“分”和“不分”两个选项。根据电路复杂度和性能要求有三种常见做法方案做法优点缺点适用场景统一地平面整板铺一个GND不分割回流路径最短EMC性能好操作简单数字噪声会耦合到模拟部分纯数字或低精度混合信号完全分割单点连接AGND和DGND分开铺在一点用0欧电阻或磁珠连接隔离效果好模拟部分干净回流路径变长可能产生天线效应高精度模拟、音频分区不分割整板一个地但布局上把模拟和数字分区地平面保持完整兼顾回流路径和隔离效果对布局要求高需要经验大多数混合信号电路我个人的经验是优先考虑“分区不分割”。把模拟器件和数字器件在布局上分开地平面保持完整让数字回流电流自然走数字区域模拟回流电流走模拟区域。只有在布局实在分不开、或者模拟精度要求极高的情况下才采用完全分割加单点连接。3. AD20中地平面分割的完整操作流程3.1 分割前的准备工作在AD20里动手分割地平面之前有几件事必须先做好否则后面会反复返工。第一步原理图上的地网络要分清楚。很多人原理图里所有地都叫GND到了PCB里想分也分不了。正确的做法是在原理图阶段就把模拟地和数字地分开命名比如AGND和DGND。AD20支持网络别名你也可以用Net Label直接标注。如果原理图已经画完了不想大改可以在PCB里通过“网络类”来管理但不如原理图阶段就分好来得干净。第二步确认器件的接地引脚归属。不是所有芯片的GND引脚都接同一个地。比如ADC芯片通常有AGND和DGND两个引脚要分别接到对应的地网络。MCU的GND接DGND运放的GND接AGND。混合信号芯片比如有些MCU内置ADC的地引脚怎么接要看数据手册的推荐。通常数据手册会明确告诉你AGND和DGND在芯片内部是否已经连接以及外部该怎么处理。第三步规划分割区域。在PCB里先完成布局把模拟部分和数字部分在物理上分开。然后在Keep-Out Layer或者用机械层画一条分割线标出AGND和DGND的分界。这条线不是随便画的要沿着信号流向的自然分界走避免把敏感模拟走线跨到数字区域。注意AD20里分割地平面用的是Place - Polygon Pour Cutout或者直接画两个不同的Polygon Pour。前者是在一个铺铜里挖洞后者是铺两块铜。我推荐用两块独立的Polygon Pour分别指定AGND和DGND网络这样管理起来更清晰。3.2 在AD20中创建AGND和DGND铺铜假设你已经完成了布局现在开始铺铜。步骤一选择铺铜工具。在AD20的菜单栏选择Place - Polygon Pour或者用快捷键PG。鼠标变成十字光标后沿着板框或你规划的区域画一个闭合多边形。步骤二设置铺铜属性。画完闭合区域后AD20会弹出Polygon Pour的属性对话框。这里有几个关键设置Net选择AGND或DGND。这是最重要的一步选错了后面全白搭。Layer选择信号层或内电层。如果是双层板铺在Top或Bottom层如果是多层板通常铺在内电层。Pour Over选择“Pour Over All Same Net Objects”这样同网络的焊盘和走线会被铺铜覆盖连接。Remove Dead Copper建议勾选去掉孤立的铜皮避免产生天线效应。Grid Size铺铜网格大小一般设0.5mm左右。网格太小计算量大太大铺铜不密实。步骤三重复铺另一块地。用同样的方法在数字区域画一个Polygon PourNet选择DGND。两块铺铜之间要留出足够的间距通常建议至少0.5mm以上具体看你的加工能力和电压等级。步骤四重新铺铜。画完两块铺铜后按快捷键TGATools - Polygon Pours - Repour All重新铺铜。AD20会按照你设置的网络和规则重新计算铺铜区域。3.3 单点连接的具体实现方法两块地铺完之后它们之间是断开的。你需要在一个合适的位置把它们连起来。这个连接点的位置选择非常关键。连接点应该选在哪里原则是选在数字回流电流和模拟回流电流都不经过的地方通常是电源入口处或者ADC芯片下方。我个人的习惯是在电源滤波电容的接地端附近连接因为那里是整板电流的汇聚点回流路径最自然。具体操作方法方法一用0欧电阻连接。在原理图里放一个0欧电阻一端接AGND一端接DGND。PCB里把这个电阻放在连接点位置两块铺铜分别连到电阻的两个焊盘。这是最常用的方法好处是调试阶段可以拆掉电阻测量两地之间的噪声也可以换成磁珠做对比测试。方法二用磁珠连接。磁珠在高频下呈现高阻抗可以进一步抑制数字噪声窜入模拟地。但磁珠的选型要注意不是随便拿一个就行。要选在数字噪声主要频段通常几十MHz到几百MHz阻抗足够大的磁珠同时直流电阻要小避免影响回流。方法三直接铜皮连接。在连接点位置用一块窄铜皮把两块铺铜连起来。这种方法最简单但失去了调试的灵活性。我一般只在确认方案成熟、不需要调试的板子上用。实操心得我通常会在连接点位置预留一个0欧电阻的焊盘同时并联一个磁珠的焊盘。调试的时候先焊0欧电阻测噪声如果噪声超标换成磁珠再测。这样一块板子可以验证两种方案不用重新打板。3.4 验证分割效果的方法铺完铜、连好单点之后怎么知道分地有没有效果不能光靠眼睛看要用工具验证。方法一在AD20里查看铺铜连接。按快捷键TGA重新铺铜后用Tools - Polygon Pours - Polygon Manager查看每块铺铜的网络和连接状态。确认AGND和DGND没有意外短路。方法二用DRC检查。运行Design - Rule Check重点看Clearance规则有没有报错。如果两块铺铜之间的间距小于规则设定值DRC会报错。方法三实际测量。板子打回来之后用示波器测量AGND和DGND之间的电压差。探头地线夹在DGND上探针点在AGND上看有没有高频噪声。如果噪声幅度在几十微伏以内说明分地效果不错如果几百微伏甚至毫伏级别说明连接点位置不对或者分割有问题。4. 分地实践中的常见问题与排查技巧4.1 分地后噪声反而变大了是怎么回事这是最常见的问题也是最让人崩溃的。分地之后噪声不降反升通常有以下几个原因原因一连接点位置选错了。如果连接点选在了数字电流回流路径上数字噪声会通过连接点直接注入模拟地。正确的做法是把连接点放在电源入口或者ADC下方让数字回流电流在到达连接点之前已经通过电源地返回了。原因二模拟走线跨越了分割缝。这是最隐蔽的坑。如果你的模拟信号线从AGND区域出发跨越了分割缝进入DGND区域回流电流被迫绕行形成一个大环路反而会拾取更多噪声。解决办法是调整布局让模拟走线完全在AGND区域内。原因三分割缝太长太窄。如果两块铺铜之间的缝隙又长又窄会形成类似缝隙天线的结构在特定频率上产生谐振放大噪声。解决办法是尽量让分割缝短而宽或者干脆采用分区不分割的方案。原因四地平面不完整。分割之后如果AGND区域被走线或过孔切割得支离破碎回流路径被迫绕行地平面阻抗增大噪声自然就大了。解决办法是优化走线减少对地平面的切割。4.2 AD20中铺铜无法连接焊盘怎么办在AD20里铺铜之后有时候会发现某些焊盘没有被铺铜连接上显示为“孤岛”。常见原因和解决办法问题现象可能原因解决办法焊盘与铺铜之间有间隙铺铜规则中的Clearance设置过大检查Design - Rules - Clearance调整铺铜与焊盘的间距焊盘完全孤立焊盘网络与铺铜网络不一致确认焊盘网络是否为AGND或DGND铺铜没有覆盖焊盘Pour Over设置不对在铺铜属性中勾选“Pour Over All Same Net Objects”热焊盘连接方式不对热焊盘规则设置问题检查Design - Rules - Plane - Polygon Connect Style实操心得AD20里有个很实用的功能叫“Polygon Pour Cutout”可以在铺铜上挖洞。如果你发现某块区域不需要铺铜比如变压器下方、天线区域用这个功能比重新画铺铜快得多。快捷键是PO。4.3 多层板中地平面的处理策略双层板的分地相对简单但多层板4层、6层甚至更多的地平面处理要复杂得多。多层板通常有专门的地平面层这时候分地的策略要调整。四层板的典型叠层Top信号层 - 内电层1GND - 内电层2电源 - Bottom信号层。这种情况下内电层1通常是完整的地平面不分AGND和DGND。模拟和数字的隔离通过布局和走线来实现地平面保持完整。六层板的典型叠层Top信号层 - 内电层1GND - 内电层2信号 - 内电层3电源 - 内电层4GND - Bottom信号层。这种情况下可以在内电层1上分割AGND和DGND但要注意分割后的回流路径。我的建议是多层板优先保持地平面完整通过布局分区来实现隔离。如果确实需要分割尽量在信号层铺铜分割内电层保持完整。因为内电层分割后回流路径被迫绕行反而可能引入更大的噪声。4.4 常见问题速查表问题排查方向快速解决分地后底噪变大连接点位置、模拟走线是否跨分割缝调整连接点到电源入口检查模拟走线铺铜无法连接焊盘网络设置、Clearance规则检查网络和规则设置DRC报错铺铜间距不足铺铜间距规则调整Clearance规则或铺铜边界地平面阻抗大地平面被走线切割优化走线减少过孔和走线对地平面的切割单点连接后两地仍有噪声连接点阻抗、磁珠选型换用0欧电阻或重新选型磁珠AD20铺铜后看不到铜皮铺铜未重新计算按TGA重新铺铜铺铜显示为网格状Grid Size设置过大减小Grid Size或改为Solid铺铜5. 从实际项目出发的分地经验总结5.1 一个音频采集板的分地实战前年我做了一个音频采集板前端是麦克风前置放大中间是24位ADC后端是MCU和USB接口。这个板子对底噪要求很高信噪比要做到90dB以上。第一版我采用了完全分割加单点连接的方案AGND和DGND分开铺在ADC下方用0欧电阻连接。结果底噪在-75dB左右达不到要求。用示波器一测AGND上有大约200微伏的高频噪声频率在30MHz左右正好是MCU的晶振频率。排查过程先检查了连接点位置发现0欧电阻虽然放在ADC下方但ADC的数字接口走线正好从电阻上方经过数字回流电流通过寄生电容耦合到了连接点。把电阻移到电源入口处噪声降到-82dB。还不够又把ADC的数字接口走线加了串联电阻减缓边沿速率噪声降到-88dB。最后把磁珠换成0欧电阻噪声降到-91dB达标。这个案例说明分地不是万能的连接点位置和数字走线的处理同样重要。很多时候噪声不是从地平面直接耦合的而是通过走线的寄生参数耦合的。5.2 什么时候可以不分地我后来做的一个电机控制板MCU加MOSFET驱动没有高精度模拟电路。一开始我也习惯性地分了AGND和DGND结果发现电机启动时MCU频繁复位。排查发现是分地导致地平面阻抗增大电机的大电流回流路径被迫绕行地弹噪声反而更严重。后来改成统一地平面问题消失。这个案例说明分地不是越分越好要看电路的实际需求。大电流、低精度的电路统一地平面反而更可靠。5.3 分地设计的检查清单每次画完板子我都会对照这个清单检查一遍[ ] 原理图中AGND和DGND网络是否分开命名[ ] 混合信号芯片的AGND和DGND引脚是否分别接到对应网络[ ] 布局上模拟部分和数字部分是否物理分开[ ] 铺铜网络是否设置正确[ ] 两块铺铜之间的间距是否满足规则[ ] 单点连接位置是否在电源入口或ADC下方[ ] 模拟走线是否完全在AGND区域内没有跨越分割缝[ ] 数字走线是否完全在DGND区域内[ ] 地平面是否被走线切割得过于破碎[ ] DRC检查是否通过[ ] 连接点是否预留了0欧电阻和磁珠的兼容焊盘5.4 关于AD20的一些操作技巧最后分享几个AD20里跟铺铜相关的实用技巧技巧一快速重新铺铜。快捷键TGA可以重新铺所有铜。如果只想重新铺某一块选中那块铺铜右键选择Polygon Actions - Repour Selected。技巧二铺铜优先级。如果两块铺铜有重叠区域AD20会根据优先级决定哪块覆盖哪块。在Polygon Manager里可以调整优先级。通常把AGND的优先级设得比DGND高确保模拟区域不被数字铺铜侵入。技巧三铺铜的Solid和Hatched模式。Solid模式是实心铜皮Hatched是网格铜皮。实心铜皮的屏蔽效果更好但热胀冷缩时容易导致板子翘曲。网格铜皮散热好但屏蔽效果差一些。我一般信号层用Solid电源层用Hatched。技巧四用Polygon Pour Cutout挖洞。快捷键PO可以在铺铜上挖任意形状的洞。这个功能在变压器下方、天线区域、高压隔离区域特别有用。技巧五查看铺铜连接状态。按快捷键TGA之后用Tools - Polygon Pours - Polygon Manager可以查看每块铺铜的网络、层、优先级和连接状态。如果发现某块铺铜没有连接到任何网络会显示为“No Net”这时候要检查铺铜属性。分地这件事说到底是一个权衡。没有绝对正确的方案只有适合当前电路的方案。我的经验是先理解电流怎么流再决定怎么分。把回流路径想清楚了分地就是水到渠成的事。如果实在拿不准就预留兼容焊盘打板回来实测用数据说话比什么都靠谱。 AD20中DGND与AGND地平面分割实战：原理、操作与避坑指南
1. 为什么你的板子总在“地”上翻车画PCB这件事说穿了就是把一堆元器件用铜线连起来但真正让硬件工程师夜不能寐的往往不是信号线怎么走而是那块铺满整板的“地”。我刚入行那会儿画一块音频采集板原理图检查了三遍网络表没问题布线也自认为规整结果板子回来一上电底噪大得离谱示波器一探地上全是几十毫伏的毛刺。折腾了两天才反应过来——我把模拟部分和数字部分的地混在一起铺了数字开关噪声顺着地平面窜进了模拟前端。这个坑几乎每个画板子的人都踩过。DGND数字地和AGND模拟地到底要不要分、怎么分、分完怎么连是Altium Designer 20后面简称AD20使用过程中绕不开的一道坎。网上说法五花八门有人说“现在芯片这么强不用分”有人说“必须严格分开一点都不能连”还有人说“分地是玄学”。这些说法都有各自的语境但脱离具体电路去谈就是耍流氓。这篇内容面向的是正在用AD20画板子、已经知道怎么建工程和画原理图、但对“地”的处理还停留在“铺铜选GND网络”阶段的硬件工程师和电子爱好者。我会把DGND和AGND的本质区别讲清楚把AD20里分割地平面的完整操作流程一步步拆开再把我这些年踩过的坑和总结出来的判断标准一并交出来。看完之后你至少能做到拿到一个混合信号电路知道该不该分地、怎么分、在哪里连、AD20里具体怎么操作。先给一个最核心的结论免得你看到后面忘了分地的目的不是“隔离”而是“控制电流回流路径”。所有关于DGND和AGND的讨论最终都要回到这句话上。理解了电流怎么流你就不会再纠结“要不要分”这种问题了。2. DGND和AGND的本质区别与分地逻辑2.1 地不是“零电位”而是电流的回流路径很多人脑子里对“地”的理解是一个理想的零电位参考点所有电压都相对于它测量。这个理解在原理图层面没错但在PCB层面会害死人。真实的“地”是一块有阻抗的铜皮电流流过它就会产生压降。数字电路的门电路翻转时会在极短时间内抽取和灌入大电流这些电流必须通过地平面回到源端。如果这段回流路径和模拟电路的参考地共用数字电流产生的地弹噪声就会叠加到模拟信号上。用一个生活化的类比地平面就像一条公共走廊。数字电路是一群跑来跑去的小孩模拟电路是一个在走廊里安静看书的人。如果小孩的跑动路线经过看书人身边震动和噪音必然干扰到他。分地就是给小孩划一条专门的跑道让他们的跑动路线远离看书的人。但走廊只有一个出口电源地最终两条路线还是要在出口处汇合。所以DGND和AGND的区别本质上是回流电流的性质不同DGND承载数字器件的开关电流特点是电流大、频率高、持续时间短频谱覆盖很宽从几十kHz一直到几百MHz甚至更高。AGND承载模拟器件的偏置电流和信号回流电流特点是电流小、频率低相对于数字噪声、对噪声极其敏感尤其是微伏级别的信号。2.2 什么情况下必须分地不是所有板子都需要分地。我见过有人画一个纯数字的STM32最小系统板也非要分DGND和AGND结果两个地之间只用一个0欧电阻连接反而把回流路径搞长了EMC测试更差。分地是有前提条件的。必须分地的典型场景高精度ADC/DAC电路比如16位以上的ADC模拟输入端的参考地如果被数字噪声污染有效位数直接掉几位。我做过一个24位ADC的称重板不分地的时候有效位数只有17位分了之后稳定在21位以上。音频功放和前置放大电路底噪和信噪比直接受地平面质量影响。尤其是麦克风前置放大这种微伏级信号地上一丁点噪声都会被放大。开关电源的反馈采样电路电源的PWM开关噪声通过地平面耦合到反馈端会导致输出电压纹波增大甚至振荡。射频和通信电路对地的纯净度要求极高通常还需要考虑阻抗匹配。可以不分的场景纯数字电路没有敏感模拟信号。模拟信号幅度较大比如±5V以上噪声容限足够。低速、低精度的混合信号电路比如8位单片机加一个简单的传感器。2.3 分地的三种主流方案对比在实际项目中分地不是只有“分”和“不分”两个选项。根据电路复杂度和性能要求有三种常见做法方案做法优点缺点适用场景统一地平面整板铺一个GND不分割回流路径最短EMC性能好操作简单数字噪声会耦合到模拟部分纯数字或低精度混合信号完全分割单点连接AGND和DGND分开铺在一点用0欧电阻或磁珠连接隔离效果好模拟部分干净回流路径变长可能产生天线效应高精度模拟、音频分区不分割整板一个地但布局上把模拟和数字分区地平面保持完整兼顾回流路径和隔离效果对布局要求高需要经验大多数混合信号电路我个人的经验是优先考虑“分区不分割”。把模拟器件和数字器件在布局上分开地平面保持完整让数字回流电流自然走数字区域模拟回流电流走模拟区域。只有在布局实在分不开、或者模拟精度要求极高的情况下才采用完全分割加单点连接。3. AD20中地平面分割的完整操作流程3.1 分割前的准备工作在AD20里动手分割地平面之前有几件事必须先做好否则后面会反复返工。第一步原理图上的地网络要分清楚。很多人原理图里所有地都叫GND到了PCB里想分也分不了。正确的做法是在原理图阶段就把模拟地和数字地分开命名比如AGND和DGND。AD20支持网络别名你也可以用Net Label直接标注。如果原理图已经画完了不想大改可以在PCB里通过“网络类”来管理但不如原理图阶段就分好来得干净。第二步确认器件的接地引脚归属。不是所有芯片的GND引脚都接同一个地。比如ADC芯片通常有AGND和DGND两个引脚要分别接到对应的地网络。MCU的GND接DGND运放的GND接AGND。混合信号芯片比如有些MCU内置ADC的地引脚怎么接要看数据手册的推荐。通常数据手册会明确告诉你AGND和DGND在芯片内部是否已经连接以及外部该怎么处理。第三步规划分割区域。在PCB里先完成布局把模拟部分和数字部分在物理上分开。然后在Keep-Out Layer或者用机械层画一条分割线标出AGND和DGND的分界。这条线不是随便画的要沿着信号流向的自然分界走避免把敏感模拟走线跨到数字区域。注意AD20里分割地平面用的是Place - Polygon Pour Cutout或者直接画两个不同的Polygon Pour。前者是在一个铺铜里挖洞后者是铺两块铜。我推荐用两块独立的Polygon Pour分别指定AGND和DGND网络这样管理起来更清晰。3.2 在AD20中创建AGND和DGND铺铜假设你已经完成了布局现在开始铺铜。步骤一选择铺铜工具。在AD20的菜单栏选择Place - Polygon Pour或者用快捷键PG。鼠标变成十字光标后沿着板框或你规划的区域画一个闭合多边形。步骤二设置铺铜属性。画完闭合区域后AD20会弹出Polygon Pour的属性对话框。这里有几个关键设置Net选择AGND或DGND。这是最重要的一步选错了后面全白搭。Layer选择信号层或内电层。如果是双层板铺在Top或Bottom层如果是多层板通常铺在内电层。Pour Over选择“Pour Over All Same Net Objects”这样同网络的焊盘和走线会被铺铜覆盖连接。Remove Dead Copper建议勾选去掉孤立的铜皮避免产生天线效应。Grid Size铺铜网格大小一般设0.5mm左右。网格太小计算量大太大铺铜不密实。步骤三重复铺另一块地。用同样的方法在数字区域画一个Polygon PourNet选择DGND。两块铺铜之间要留出足够的间距通常建议至少0.5mm以上具体看你的加工能力和电压等级。步骤四重新铺铜。画完两块铺铜后按快捷键TGATools - Polygon Pours - Repour All重新铺铜。AD20会按照你设置的网络和规则重新计算铺铜区域。3.3 单点连接的具体实现方法两块地铺完之后它们之间是断开的。你需要在一个合适的位置把它们连起来。这个连接点的位置选择非常关键。连接点应该选在哪里原则是选在数字回流电流和模拟回流电流都不经过的地方通常是电源入口处或者ADC芯片下方。我个人的习惯是在电源滤波电容的接地端附近连接因为那里是整板电流的汇聚点回流路径最自然。具体操作方法方法一用0欧电阻连接。在原理图里放一个0欧电阻一端接AGND一端接DGND。PCB里把这个电阻放在连接点位置两块铺铜分别连到电阻的两个焊盘。这是最常用的方法好处是调试阶段可以拆掉电阻测量两地之间的噪声也可以换成磁珠做对比测试。方法二用磁珠连接。磁珠在高频下呈现高阻抗可以进一步抑制数字噪声窜入模拟地。但磁珠的选型要注意不是随便拿一个就行。要选在数字噪声主要频段通常几十MHz到几百MHz阻抗足够大的磁珠同时直流电阻要小避免影响回流。方法三直接铜皮连接。在连接点位置用一块窄铜皮把两块铺铜连起来。这种方法最简单但失去了调试的灵活性。我一般只在确认方案成熟、不需要调试的板子上用。实操心得我通常会在连接点位置预留一个0欧电阻的焊盘同时并联一个磁珠的焊盘。调试的时候先焊0欧电阻测噪声如果噪声超标换成磁珠再测。这样一块板子可以验证两种方案不用重新打板。3.4 验证分割效果的方法铺完铜、连好单点之后怎么知道分地有没有效果不能光靠眼睛看要用工具验证。方法一在AD20里查看铺铜连接。按快捷键TGA重新铺铜后用Tools - Polygon Pours - Polygon Manager查看每块铺铜的网络和连接状态。确认AGND和DGND没有意外短路。方法二用DRC检查。运行Design - Rule Check重点看Clearance规则有没有报错。如果两块铺铜之间的间距小于规则设定值DRC会报错。方法三实际测量。板子打回来之后用示波器测量AGND和DGND之间的电压差。探头地线夹在DGND上探针点在AGND上看有没有高频噪声。如果噪声幅度在几十微伏以内说明分地效果不错如果几百微伏甚至毫伏级别说明连接点位置不对或者分割有问题。4. 分地实践中的常见问题与排查技巧4.1 分地后噪声反而变大了是怎么回事这是最常见的问题也是最让人崩溃的。分地之后噪声不降反升通常有以下几个原因原因一连接点位置选错了。如果连接点选在了数字电流回流路径上数字噪声会通过连接点直接注入模拟地。正确的做法是把连接点放在电源入口或者ADC下方让数字回流电流在到达连接点之前已经通过电源地返回了。原因二模拟走线跨越了分割缝。这是最隐蔽的坑。如果你的模拟信号线从AGND区域出发跨越了分割缝进入DGND区域回流电流被迫绕行形成一个大环路反而会拾取更多噪声。解决办法是调整布局让模拟走线完全在AGND区域内。原因三分割缝太长太窄。如果两块铺铜之间的缝隙又长又窄会形成类似缝隙天线的结构在特定频率上产生谐振放大噪声。解决办法是尽量让分割缝短而宽或者干脆采用分区不分割的方案。原因四地平面不完整。分割之后如果AGND区域被走线或过孔切割得支离破碎回流路径被迫绕行地平面阻抗增大噪声自然就大了。解决办法是优化走线减少对地平面的切割。4.2 AD20中铺铜无法连接焊盘怎么办在AD20里铺铜之后有时候会发现某些焊盘没有被铺铜连接上显示为“孤岛”。常见原因和解决办法问题现象可能原因解决办法焊盘与铺铜之间有间隙铺铜规则中的Clearance设置过大检查Design - Rules - Clearance调整铺铜与焊盘的间距焊盘完全孤立焊盘网络与铺铜网络不一致确认焊盘网络是否为AGND或DGND铺铜没有覆盖焊盘Pour Over设置不对在铺铜属性中勾选“Pour Over All Same Net Objects”热焊盘连接方式不对热焊盘规则设置问题检查Design - Rules - Plane - Polygon Connect Style实操心得AD20里有个很实用的功能叫“Polygon Pour Cutout”可以在铺铜上挖洞。如果你发现某块区域不需要铺铜比如变压器下方、天线区域用这个功能比重新画铺铜快得多。快捷键是PO。4.3 多层板中地平面的处理策略双层板的分地相对简单但多层板4层、6层甚至更多的地平面处理要复杂得多。多层板通常有专门的地平面层这时候分地的策略要调整。四层板的典型叠层Top信号层 - 内电层1GND - 内电层2电源 - Bottom信号层。这种情况下内电层1通常是完整的地平面不分AGND和DGND。模拟和数字的隔离通过布局和走线来实现地平面保持完整。六层板的典型叠层Top信号层 - 内电层1GND - 内电层2信号 - 内电层3电源 - 内电层4GND - Bottom信号层。这种情况下可以在内电层1上分割AGND和DGND但要注意分割后的回流路径。我的建议是多层板优先保持地平面完整通过布局分区来实现隔离。如果确实需要分割尽量在信号层铺铜分割内电层保持完整。因为内电层分割后回流路径被迫绕行反而可能引入更大的噪声。4.4 常见问题速查表问题排查方向快速解决分地后底噪变大连接点位置、模拟走线是否跨分割缝调整连接点到电源入口检查模拟走线铺铜无法连接焊盘网络设置、Clearance规则检查网络和规则设置DRC报错铺铜间距不足铺铜间距规则调整Clearance规则或铺铜边界地平面阻抗大地平面被走线切割优化走线减少过孔和走线对地平面的切割单点连接后两地仍有噪声连接点阻抗、磁珠选型换用0欧电阻或重新选型磁珠AD20铺铜后看不到铜皮铺铜未重新计算按TGA重新铺铜铺铜显示为网格状Grid Size设置过大减小Grid Size或改为Solid铺铜5. 从实际项目出发的分地经验总结5.1 一个音频采集板的分地实战前年我做了一个音频采集板前端是麦克风前置放大中间是24位ADC后端是MCU和USB接口。这个板子对底噪要求很高信噪比要做到90dB以上。第一版我采用了完全分割加单点连接的方案AGND和DGND分开铺在ADC下方用0欧电阻连接。结果底噪在-75dB左右达不到要求。用示波器一测AGND上有大约200微伏的高频噪声频率在30MHz左右正好是MCU的晶振频率。排查过程先检查了连接点位置发现0欧电阻虽然放在ADC下方但ADC的数字接口走线正好从电阻上方经过数字回流电流通过寄生电容耦合到了连接点。把电阻移到电源入口处噪声降到-82dB。还不够又把ADC的数字接口走线加了串联电阻减缓边沿速率噪声降到-88dB。最后把磁珠换成0欧电阻噪声降到-91dB达标。这个案例说明分地不是万能的连接点位置和数字走线的处理同样重要。很多时候噪声不是从地平面直接耦合的而是通过走线的寄生参数耦合的。5.2 什么时候可以不分地我后来做的一个电机控制板MCU加MOSFET驱动没有高精度模拟电路。一开始我也习惯性地分了AGND和DGND结果发现电机启动时MCU频繁复位。排查发现是分地导致地平面阻抗增大电机的大电流回流路径被迫绕行地弹噪声反而更严重。后来改成统一地平面问题消失。这个案例说明分地不是越分越好要看电路的实际需求。大电流、低精度的电路统一地平面反而更可靠。5.3 分地设计的检查清单每次画完板子我都会对照这个清单检查一遍[ ] 原理图中AGND和DGND网络是否分开命名[ ] 混合信号芯片的AGND和DGND引脚是否分别接到对应网络[ ] 布局上模拟部分和数字部分是否物理分开[ ] 铺铜网络是否设置正确[ ] 两块铺铜之间的间距是否满足规则[ ] 单点连接位置是否在电源入口或ADC下方[ ] 模拟走线是否完全在AGND区域内没有跨越分割缝[ ] 数字走线是否完全在DGND区域内[ ] 地平面是否被走线切割得过于破碎[ ] DRC检查是否通过[ ] 连接点是否预留了0欧电阻和磁珠的兼容焊盘5.4 关于AD20的一些操作技巧最后分享几个AD20里跟铺铜相关的实用技巧技巧一快速重新铺铜。快捷键TGA可以重新铺所有铜。如果只想重新铺某一块选中那块铺铜右键选择Polygon Actions - Repour Selected。技巧二铺铜优先级。如果两块铺铜有重叠区域AD20会根据优先级决定哪块覆盖哪块。在Polygon Manager里可以调整优先级。通常把AGND的优先级设得比DGND高确保模拟区域不被数字铺铜侵入。技巧三铺铜的Solid和Hatched模式。Solid模式是实心铜皮Hatched是网格铜皮。实心铜皮的屏蔽效果更好但热胀冷缩时容易导致板子翘曲。网格铜皮散热好但屏蔽效果差一些。我一般信号层用Solid电源层用Hatched。技巧四用Polygon Pour Cutout挖洞。快捷键PO可以在铺铜上挖任意形状的洞。这个功能在变压器下方、天线区域、高压隔离区域特别有用。技巧五查看铺铜连接状态。按快捷键TGA之后用Tools - Polygon Pours - Polygon Manager可以查看每块铺铜的网络、层、优先级和连接状态。如果发现某块铺铜没有连接到任何网络会显示为“No Net”这时候要检查铺铜属性。分地这件事说到底是一个权衡。没有绝对正确的方案只有适合当前电路的方案。我的经验是先理解电流怎么流再决定怎么分。把回流路径想清楚了分地就是水到渠成的事。如果实在拿不准就预留兼容焊盘打板回来实测用数据说话比什么都靠谱。